JPS63129651A - 半導体素子の製造方法 - Google Patents

半導体素子の製造方法

Info

Publication number
JPS63129651A
JPS63129651A JP27536286A JP27536286A JPS63129651A JP S63129651 A JPS63129651 A JP S63129651A JP 27536286 A JP27536286 A JP 27536286A JP 27536286 A JP27536286 A JP 27536286A JP S63129651 A JPS63129651 A JP S63129651A
Authority
JP
Japan
Prior art keywords
oxide
film
heat treatment
silicon oxide
arsenic
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP27536286A
Other languages
English (en)
Inventor
Masaki Yoshimaru
正樹 吉丸
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Oki Electric Industry Co Ltd
Original Assignee
Oki Electric Industry Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Oki Electric Industry Co Ltd filed Critical Oki Electric Industry Co Ltd
Priority to JP27536286A priority Critical patent/JPS63129651A/ja
Publication of JPS63129651A publication Critical patent/JPS63129651A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Local Oxidation Of Silicon (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 この発明は半導体素子の製造方法に関するものであp、
特に多結晶シリコンま九はポリサイドあるいは高融点メ
タルで形成されAP−)電極または配線と、上層に形成
されるAlま几はA/−8iなどの配線との間に形成さ
れ、熱処理による平担化が必要とされる層間絶縁膜の形
成方法に関するものである。
〔従来の技術〕
この種の従来技術としては、特開昭58−137233
号公報および特開昭58−67046号公報などに開示
され友ものがあり、層間絶縁膜としてはリン酸化物を含
有したシリケートガラス(PSG)が使用されてきt、
このPSGは1000℃程度の熱処理でガラスフローを
起仁し、素子表面を平滑化する九めに、上層メタル配線
の形成が容易になるという利点を持ってい7to Lか
し、最近では、素子の微細化に従ってガラスフローのた
めの熱処理温度を900℃以下にする必要が発生してお
り、PSGの場合、900℃の熱処理によるガラスフロ
ーで十分な平滑化を得ようとすると、リン濃度を10〜
12mat%(Pros)以上に上げる必要がある。と
ころが、PSG−の場合、リン濃度が9 mo1%以上
になると極端に耐湿性が悪化し、膜からリンがリン酸と
して溶は出してしまい、ま之膜中に水分が急速に拡散し
てしまうなどの現象が生じる。第2図はPCT(耐湿性
試験)後のPSG中のリン濃度の減少割合を示し、リン
濃度が9 mat%以上になるとリン濃度は急激に減少
する。上記のように湿気により溶は出し友リン酸は配線
材であるMまたはAI −S iを腐食してしまい、素
子の不良を引き起こす。
〔発明が解決しようとする問題点〕
上記し友ように、従来の半導体素子においては、層間絶
縁膜t−PSGにより形成している几め、900℃以下
でのガラスフローにより素子表面を平滑化することと、
耐湿性を高めることが両立し難いという問題点があつt
この発明は、以上述べ九問題点を除去し、900℃以下
の熱処理で十分な素子表面平滑度を得ることができ、か
つ耐湿性も良好な半導体素子の製造方法を提供すること
を目的とする。
〔問題点を解決するtめの手段〕
この発明は半導体素子の製造方法において、層間絶縁膜
をヒ素酸化物とリン酸化物を含むシリコン酸化膜により
形成し友ものである。
〔作用〕
この発明においては、半導体素子の層間絶縁膜がヒ素酸
化物とリン酸化物を含むシリコン酸化膜により形成され
ておシ、ヒ素酸化物を含むことによ#)900℃以下で
の熱処理により十分な表面平滑度が得られ、同時にリン
酸化物を含むことにより十分な耐湿性が得られる。
〔実施例〕
以下、この発明の実施例を図面とともに説明する。第1
図はこの実施例による半導体素子の製造方法を示し、ま
ず第1図(&)に示すように、シリコン基板(P型、4
〜6Ωe clR) L −1上に厚さ4000〜60
00^の熱酸化膜1−2t−選択的に形成し、素子の能
動領域1−3と分離領域1−4を決定する。
次に、第1図(b)に示すように、能動領域L−3上に
熱酸化により厚さ200〜400^程度のゲート絶縁膜
−1−5M−形成する。次に、配線まtはr −ト′成
極となる多結晶シリコンあるいはWま九はTiシリサイ
ドあるいはメタル膜をス/4ツタ法あるいは気相成長法
により形成するが、ここではポリサイド構造での配線ま
たはP−)電極の形成について説明する。まず、熱酸化
膜1−2およびr−ト絶縁111L−5上にリンをドー
グされた多結晶シリコン膜1−6を気相成長法により厚
さ1500λに形成し、その上にス/4ツタ法によりW
シリサイド膜1−7t−厚さ2000〜3000λに形
成する。
次に、第1図(c)に示すように、r−ト絶縁膜1−5
、多結晶シリコンgt−6およびWシリサイド膜1−7
をホトリソおよびエツチング工程によ9部分的にエツチ
ング除去し、配線1−8、容量1−9および?’−IT
rl−tO等を形成する。又、部分的KAs等の不純物
t−txto”個cHI−”程度イオン注入し、シリコ
ン基板1−1中にn型拡散層1−11を形成する。
次に1第り図(d)に示すように、全面にシリコン酸化
膜1−12を厚さ1000〜2000大根度に形成する
。次に、全面に気相成長法によりヒ素酸化物とリン酸化
物を含んだシリコン酸化膜t−tst−厚さ6000〜
8000大根度形成する。ヒ素酸化物の含有量は2〜1
5 mo/ Xであり、リン酸化物の含有量は2〜9 
mo1%である。シリコン酸化膜1−13の成長は、約
400℃の温度で、反応ガスとしてはSiL (シラy
 ) 40〜100 cc/F)、PH5(ホスフィン
)2〜5 CC/6、AsHs (フルシフ ) 2〜
l OCC/6 (’!友はAaC/、三塩化ヒ素)、
01(酸素)1〜51!/分を用い、午ヤリアガスとし
てはN1(窒素)20〜301/lp)、 ’に用いて
常圧CVD法で行なう。又、Tl08(有機系シラン)
、TMP (有機系リン)、TERA(有機系ヒ素)な
どを使用し、減圧CVD法により、シリコン酸化膜1−
13を形成することも可能である。
次に、第1図(e)に示すように、熱処理によりヒ素酸
化物とリン酸化物を含むシリコン酸化膜1−13の表面
平滑化を行なう。熱処理は800〜900℃のN!雰囲
気で20〜30分間行なう。これにより、ガラスフロー
と呼ばれる効果により、シリコン酸イF:膜1−13の
表面は滑らかになる。次に、ホトリソおよびエツチング
工程により、シリコン酸化膜L−12,t−tat一部
分的にエッチング除去し、配線t−Sや拡散層1−11
と上層アルずニウム配線との電気的接続を得るためのコ
ンタクトホール1−14を形成する。
次に、第1図(f)に示すように、800〜900℃の
Nt ’j囲気で20〜30分間の熱処理を行なって再
度ガラスフローを起こさせ、コンタクトホール1−14
の垂直な壁を滑らかなチー/々を持つ壁に変化させ、し
かる後に上層配線材例えばシリコンを含有L7tアルミ
ニウムをスパッタ法により厚さ6000〜8000^で
全面形成し、その後ホトvソおよびエツチング工程によ
りこのアルミニウムを部分的にエツチング除去し、上層
配線t−tst″形成する。
上記実施例においては、層間絶縁膜を、リン酸化物とヒ
素酸化物を同時に含むシリコン酸化膜1−13により形
成している。シリコン酸化膜中の不純物としては、リン
酸化物よりもヒ素酸化物の万が表面平滑化の効果が大き
い。その状況を第3図に示す。第3図は平滑化の九めの
熱処理を900℃のN、雰囲気で30分間行なつ九場合
の酸化物(シリコン酸化物にヒ素酸化物あるいはリン酸
化物を加え念もの)a度と表面凹凸のテーノセ角の関係
を示し、イが不純物としてリン酸化物を含む場合、口が
不純物としてヒ素酸化物を含む場合であシ、後者の方が
チー/9角が小さくなり、平滑化の効果が大きい。尚、
図中二はハと同一のヒ素酸化物f!に度でリン酸化物を
添加し几場合を示す。又、リン酸化物とヒ素酸化物を含
む場合は、表面平滑化の程度はほとんどヒ累は化物の量
で決定されてしまう。
ここで、−シリコン酸化膜中の不純物がヒ素酸化物のみ
の場合、膜中への水分拡散が極めて速くなる。ヒ素酸化
物のみを不純物として含むシリコン酸化y!、を900
℃のN、中で30分間熱処理し、その後相対湿度100
%で36時間120℃で加湿した場合の膜中のHとOH
のイオン強度フロファイル(SIMSで測定)を第4図
に示す。膜中全体にHとαHのカウント数は高く、膜表
面から浸入し次水分は膜全体に及んでいることが解る。
このような特性の膜を半導体素子に用いると、水分がポ
ンディングAット部や最終保護膜の欠陥から浸入し、層
間絶縁膜であるヒ素酸化物のみ含むシリコン酸化膜中を
拡散し、素子のr−ト酸化膜に到達することで素子特性
を劣化させる。
−万、この実施例のように、ヒ素酸化物を含むシリコン
酸化膜中に同時に不純物としてリン酸化*を含ませると
、膜中への水分拡散速度を急激に遅くすることができる
。第5図はリン酸化物とヒ素酸化物を含むシリコン酸化
膜を900℃でアニール後、36時間120℃、相対湿
度100%で加湿し次場合の膜中のHとOHのイオン強
度フロファイル(S工MS測定)t−示す。膜中への水
分拡散はヒ素酸化物のみを含むシリコン酸化膜に比べて
遅くなることが解る。
以上のように、リン酸化物のみを不純物として含むシリ
コン酸化膜の場合は、十分な表面平滑度’ji−900
℃以下の熱処理で得ることができず、まtヒ素酸化物の
みを不純物として含むシリコン酸化膜の場合は、900
℃以下の熱処理で十分な表面平滑度を得ることができる
が、水分の浸入が速く、耐湿性が不十分となる。これに
対して、リン酸化物とヒ素酸化物を不純物として含むシ
リコン酸化膜の場合は、900℃以下の熱処理で十分な
表面平滑度を得ることができ、同時に水分の浸入速度が
遅く、十分な耐湿性が得られる。
〔発明の効果〕
以上のようにこの発明によれば、眉間絶縁膜をリン酸化
物とヒ素酸化物を含んだシリコン酸化膜により形成して
おり、900℃以下の熱処理で十分な素子表面平滑度を
得ることができ、同時に高い耐湿性の半導体素子を得る
ことができる。
【図面の簡単な説明】
第1図(a)〜(f)はこの発明による半導体素子の製
造方法の工程説明図、第2図はPSGの加湿試験による
リン減少特性図、第3図はシリコン酸化膜における不純
物濃度とチー74角の関係図、第4図はヒ素酸化vIJ
を含むシリコン酸化膜の加湿後のフロ7アーイル、第5
図はリン酸化物とヒ素ば化物を含むシリコン酸化膜の加
湿後のフロファイルである。 1−1・・・シリコン基板、1−2・・・熱酸化膿、1
−5・・・r−ト絶縁膜、【−6・・・多結晶シリコン
膜、1−7・・・Wシリサイド膜、l−8・・・配線、
l−9・・・容量、1−10・・・’y’−)Tr、 
 L−11・・・n型拡散層、1−12.L−13・・
・シリコン酸化膜、1−14・・・コンタクトホール、
L−15・・・上層配線。 堅発日門1zよろ工tX喜LEf!1図第1図 不発871111:jろ工1呈3光明図第1図 11!1に4ヒル笑シ農東   (mol  %ノシ1
1コン酉久イLハ笑n平5骨庚才奇↑生図第3図 □深さ −ミー 口希のλE含むソ1コン1!l’&化n笑の10フフイ
ル第4図 一3閑ごミー一 +1ン乙ヒ糸乞♂もシリコン酸イLハ央のブロフ71ル
第5図

Claims (1)

    【特許請求の範囲】
  1. (1)(a)半導体基板上に絶縁膜を形成する工程と、 (b)上記絶縁膜上に配線、電極を形成する工程と、 (c)全面にヒ素酸化物とリン酸化物を含んだシリコン
    酸化膜を形成する工程と、 (d)熱処理により上記シリコン酸化膜の表面を平滑化
    する工程と、 (e)上記シリコン酸化膜を部分的にエッチングしてコ
    ンタクトホールを形成する工程を備えたことを特徴とす
    る半導体素子の製造方法。
JP27536286A 1986-11-20 1986-11-20 半導体素子の製造方法 Pending JPS63129651A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP27536286A JPS63129651A (ja) 1986-11-20 1986-11-20 半導体素子の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP27536286A JPS63129651A (ja) 1986-11-20 1986-11-20 半導体素子の製造方法

Publications (1)

Publication Number Publication Date
JPS63129651A true JPS63129651A (ja) 1988-06-02

Family

ID=17554417

Family Applications (1)

Application Number Title Priority Date Filing Date
JP27536286A Pending JPS63129651A (ja) 1986-11-20 1986-11-20 半導体素子の製造方法

Country Status (1)

Country Link
JP (1) JPS63129651A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007232636A (ja) * 2006-03-02 2007-09-13 Canon Inc シンチレータパネル、放射線検出装置、放射線検出システム及びシンチレータ層の製造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007232636A (ja) * 2006-03-02 2007-09-13 Canon Inc シンチレータパネル、放射線検出装置、放射線検出システム及びシンチレータ層の製造方法

Similar Documents

Publication Publication Date Title
EP0155699B1 (en) Semiconductor device having improved multi-layer structure of insulating film and conductive film
JPS59132136A (ja) 半導体装置の製造方法
JPS6242385B2 (ja)
US3632433A (en) Method for producing a semiconductor device
JP4003888B2 (ja) 半導体装置およびその製造方法
JPH05226279A (ja) 半導体装置の製造方法
JPS63129651A (ja) 半導体素子の製造方法
JPH07245267A (ja) 半導体装置の製造方法
JPS584948A (ja) 半導体装置
JP2679143B2 (ja) 半導体装置の製造方法
JPS626348B2 (ja)
JP2661279B2 (ja) 半導体集積回路素子の製造方法
JP7155634B2 (ja) 炭化珪素半導体装置および炭化珪素半導体装置の製造方法
JPS6343886B2 (ja)
JPS5917529B2 (ja) 半導体装置の製造方法
JPS58137233A (ja) 半導体装置
JPS6120154B2 (ja)
KR930009548B1 (ko) 도우핑을 이용한 반도체 장치의 부분 평탄화방법
JPH01109727A (ja) 半導体装置およびその製造方法
JPS6214941B2 (ja)
JPS6320383B2 (ja)
JPH01151249A (ja) 半導体装置の製造方法
JPS60153147A (ja) 半導体装置
JPS60258953A (ja) 半導体記憶装置の製造方法
JPH04372131A (ja) 半導体装置におけるコンタクト孔形成後のbpsg膜のリフロー法