JPS63156251A - チエツク回路の診断方法 - Google Patents
チエツク回路の診断方法Info
- Publication number
- JPS63156251A JPS63156251A JP61304616A JP30461686A JPS63156251A JP S63156251 A JPS63156251 A JP S63156251A JP 61304616 A JP61304616 A JP 61304616A JP 30461686 A JP30461686 A JP 30461686A JP S63156251 A JPS63156251 A JP S63156251A
- Authority
- JP
- Japan
- Prior art keywords
- check circuit
- data
- check
- program
- cpu
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Test And Diagnosis Of Digital Computers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
［概要］
チェック回路の診断方法であって、ＣＰＵの各実行ユニ
ット中に段けられたチェック回路の動作をオンライン実
行中のプログラムの空き時間を利用してＳＶＰ （サー
ビスプロセッサ）の支配下で行う。
ット中に段けられたチェック回路の動作をオンライン実
行中のプログラムの空き時間を利用してＳＶＰ （サー
ビスプロセッサ）の支配下で行う。
［産業上の利用分野］
本発明はチェック回路の診断方法に関し、更に詳しくは
Ｃ’ＰＵがオンライン実行中にチェック回路の診断を行
うことができるようにしたチェック回路の診断方法に関
する。
Ｃ’ＰＵがオンライン実行中にチェック回路の診断を行
うことができるようにしたチェック回路の診断方法に関
する。
ＣＰＵの各実行ユニット、例えば命令系の１ユニツト、
演算系のＳユニット及び実行系のＥユニット中にはチェ
ック回路が設けられており、部品の劣化等によるデータ
化けを速やかに検出し、障害の発生を通知する機能をも
っている。計尊機の大型化に伴い、チェック回路の信頼
度が重視される傾向にある。このため、チェック回路の
動作の正常性を常時保証できる方式が必要とされている
。
演算系のＳユニット及び実行系のＥユニット中にはチェ
ック回路が設けられており、部品の劣化等によるデータ
化けを速やかに検出し、障害の発生を通知する機能をも
っている。計尊機の大型化に伴い、チェック回路の信頼
度が重視される傾向にある。このため、チェック回路の
動作の正常性を常時保証できる方式が必要とされている
。
［従来の技術］
第５図は従来のチェック回路の診断方法を示すタイムチ
ャートである。オンラインでＪＯＢ Ａ。
ャートである。オンラインでＪＯＢ Ａ。
ＪＯＢ Ｂを実行した後、システムを立下げてオフラ
インにし、オフライン状態でチェック回路の診断を行う
。チェック回路の診断が終了したら、再びシステムを立
上げオンライン動作に移る。
インにし、オフライン状態でチェック回路の診断を行う
。チェック回路の診断が終了したら、再びシステムを立
上げオンライン動作に移る。
［発明が解決しようとする問題点］
従来の方法は、前述したようにチェック回路の診断をオ
フラインで、即ちＯ８を介さないで行っている。従って
、チェック回路に対する保証レベルの低さが問題であっ
た。
フラインで、即ちＯ８を介さないで行っている。従って
、チェック回路に対する保証レベルの低さが問題であっ
た。
本発明はこのような点に鑑みてなされたものであって、
システムがオンライン実行中にチェック回路を診断する
ことのできるチェック回路の診断方法を提供することを
目的としている。
システムがオンライン実行中にチェック回路を診断する
ことのできるチェック回路の診断方法を提供することを
目的としている。
し問題点を解決するための手段］
第１図は本発明の原理を示すフローチャートである。本
発明は、先ず、オンライン実行中のプログラムの空き時
間が生じるとＣＰＵがＳＶＰに起動をかけ（ステップ（
１））、ＣＰＵの各実行ユニット中に設けられたチェッ
ク回路の内容を退避させる（ステップ■）。チェック回
路の内容の退避が終了したらチェック回路にテストデー
タを書込む（ステップ■）。テストデータを書込んだら
、次に書込んだデータを読出すくステップ■）。チェッ
ク回路が正常に動作しておれば読出したデータも正常で
ある筈である。
発明は、先ず、オンライン実行中のプログラムの空き時
間が生じるとＣＰＵがＳＶＰに起動をかけ（ステップ（
１））、ＣＰＵの各実行ユニット中に設けられたチェッ
ク回路の内容を退避させる（ステップ■）。チェック回
路の内容の退避が終了したらチェック回路にテストデー
タを書込む（ステップ■）。テストデータを書込んだら
、次に書込んだデータを読出すくステップ■）。チェッ
ク回路が正常に動作しておれば読出したデータも正常で
ある筈である。
そこで読出したデータの良否判定を行い、良の場合には
退避していたデータをチェック回路に戻し、否の場合に
はエラー処理を行う（ステップ■）［作用］ 本発明は、システムがオンライン動作中にプログラムの
空き時間を利用してチェック回路の診断を行うので、オ
フラインで行っていた従来方式よりもチェック回路の保
証レベルが向上する。
退避していたデータをチェック回路に戻し、否の場合に
はエラー処理を行う（ステップ■）［作用］ 本発明は、システムがオンライン動作中にプログラムの
空き時間を利用してチェック回路の診断を行うので、オ
フラインで行っていた従来方式よりもチェック回路の保
証レベルが向上する。
［実施例］
以下、図面を参照して本発明の実施例を詳細に説明する
。
。
第２図は本発明方法を実施するシステム構成図である。
図において、１０はＣＰＵで、命令系のＩユニット１１
．演尊系のＳユニット１２及び実行系のＥユニット１３
よりなる実行ユニットをその内部に含んでいる。１１ａ
乃至１３ａは、各実行ユニット１１〜１３に設けられた
チェック回路である。２０はＣＰＵ１０に対して各種サ
ービスプログラムを実行するＳＶＰ （サービスプロセ
ッサ）、３０はプログラムを格納するメモリである。
．演尊系のＳユニット１２及び実行系のＥユニット１３
よりなる実行ユニットをその内部に含んでいる。１１ａ
乃至１３ａは、各実行ユニット１１〜１３に設けられた
チェック回路である。２０はＣＰＵ１０に対して各種サ
ービスプログラムを実行するＳＶＰ （サービスプロセ
ッサ）、３０はプログラムを格納するメモリである。
メモリ３０は図に示すようにＯＳモニタ３０ａ。
ＪＯＢ Ａ ３０ｂ、ＪＯＢ Ｂ ３０ａ、−
。
。
診断プログラム３０ｎを格納している。このように構成
されたシステムの動作を、第３図のフローチャートを参
照しなが°ら説明する。
されたシステムの動作を、第３図のフローチャートを参
照しなが°ら説明する。
ｃｐｕｉ ｏがオンラインで例えばＪＯＢ Ａ等を実
行し、ＪＯＢ Ａが実行終了すると、次のＪＯＢが開
始されるまでの間にプログラムの空き時間が生じる。空
き時間が生じるとＯＳモニタ３０ａから５ＶＰ２０に起
動がかかる（■）。起動がかかったら、５ＶＰ２０はＣ
ＰＬＪ １０に外部から割込みがかからないように外部
割込不可に設定する（■）。次１．：５ＶＰ２０はＣＰ
Ｕ１０内の各実行ユニット１１〜１３の中の何れかのチ
ェック回路１１８〜１３ａ内のテストポイントのラッチ
データを退避する（■、図のａ）。
行し、ＪＯＢ Ａが実行終了すると、次のＪＯＢが開
始されるまでの間にプログラムの空き時間が生じる。空
き時間が生じるとＯＳモニタ３０ａから５ＶＰ２０に起
動がかかる（■）。起動がかかったら、５ＶＰ２０はＣ
ＰＬＪ １０に外部から割込みがかからないように外部
割込不可に設定する（■）。次１．：５ＶＰ２０はＣＰ
Ｕ１０内の各実行ユニット１１〜１３の中の何れかのチ
ェック回路１１８〜１３ａ内のテストポイントのラッチ
データを退避する（■、図のａ）。
ラッチデータの退避が終了したら、５ＶＰ２０はテスト
ポイントデータを当該チェック回路に書込む（■、図の
ｂ）。次に５ＶＰ２０は同じチェック回路からテストポ
イントデータを読出す（■、図のＣ）。診断プログラム
３０ｎを用いて５ＶＰ２０は読出したテストポイントデ
ータを比較する（■）。テストポイントデータが良であ
った場合、チェック回路の動作は正常ということになる
ので、退避していたデータを元に、即ち元のチェック回
路に戻す（■）。これで診断処理は終了したので、再度
ＣＰｔＪ１０が割込の受付ができるように外部割込可能
に設定しく■）、モニターリターンする（■）。これで
、ＣＰＵ１０は再びオンラインで次のＪＯＢを実行する
。尚、読出されたテストポイントデータが否であった場
合にはエラー処理を行う（＠ｌ）。
ポイントデータを当該チェック回路に書込む（■、図の
ｂ）。次に５ＶＰ２０は同じチェック回路からテストポ
イントデータを読出す（■、図のＣ）。診断プログラム
３０ｎを用いて５ＶＰ２０は読出したテストポイントデ
ータを比較する（■）。テストポイントデータが良であ
った場合、チェック回路の動作は正常ということになる
ので、退避していたデータを元に、即ち元のチェック回
路に戻す（■）。これで診断処理は終了したので、再度
ＣＰｔＪ１０が割込の受付ができるように外部割込可能
に設定しく■）、モニターリターンする（■）。これで
、ＣＰＵ１０は再びオンラインで次のＪＯＢを実行する
。尚、読出されたテストポイントデータが否であった場
合にはエラー処理を行う（＠ｌ）。
以上説明したような診断処理をプログラムの空き時間を
利用して行う。例えば、今回チェック回路１１ａの診断
が終了したら、次の空き時間にはチェック回路１２ａを
診断するという具合に、空き時間ごとに少しずつ診断処
理を行うのである。
利用して行う。例えば、今回チェック回路１１ａの診断
が終了したら、次の空き時間にはチェック回路１２ａを
診断するという具合に、空き時間ごとに少しずつ診断処
理を行うのである。
勿もプログラムの空き時間は短いので、多分の診断処理
を同時に行うことは不可能である。
を同時に行うことは不可能である。
第４図は本発明実施例によるチェック回路診断方法を示
すタイムチャートである。図中、ＪＯＢＤＩＡＧはチェ
ック回路診断処理を示している。
すタイムチャートである。図中、ＪＯＢＤＩＡＧはチェ
ック回路診断処理を示している。
ＪＯＢの間の空きｉ間を利用してチェック回路の診断処
理をオンラインで行っていることがわかる。
理をオンラインで行っていることがわかる。
［発明の効果］
以上詳細に説明したように、本発明によれば、システム
がオンラインで動作中にプログラムの空き時間を利用し
て、チェック回路の診断を行うようにすることによりチ
ェック回路の保証レベルを向上させた診断方法を提供す
ることができる。
がオンラインで動作中にプログラムの空き時間を利用し
て、チェック回路の診断を行うようにすることによりチ
ェック回路の保証レベルを向上させた診断方法を提供す
ることができる。
第１図は本発明の原理を示すフローチャート、第２図は
本発明方法を実施するシステム構成を示す図、 第３図は本発明実施例の動作を示すフローチャート、 第４図は本発明実施例によるチェック回路診断方法を示
すタイムチャート、 第５図は従来のチェック回路の診断方法を示ずタイムチ
ャートである。 第２図において、 １０はＣＰｔＪ。 １１〜１３は実行ユニット、 １１ａ〜１３ａはチェック回路、 ２０はｓｖｐ。 ３０はメモリである。 本発明の原理と示すフローチャート 第１図 不発ＢＪＩ方ン去ｌＬ実ｎすクシステ□Ｉｌｂ本−瞥成
乞、＊を図第２図
本発明方法を実施するシステム構成を示す図、 第３図は本発明実施例の動作を示すフローチャート、 第４図は本発明実施例によるチェック回路診断方法を示
すタイムチャート、 第５図は従来のチェック回路の診断方法を示ずタイムチ
ャートである。 第２図において、 １０はＣＰｔＪ。 １１〜１３は実行ユニット、 １１ａ〜１３ａはチェック回路、 ２０はｓｖｐ。 ３０はメモリである。 本発明の原理と示すフローチャート 第１図 不発ＢＪＩ方ン去ｌＬ実ｎすクシステ□Ｉｌｂ本−瞥成
乞、＊を図第２図
Claims (1)
- 【特許請求の範囲】 オンライン実行中のプログラムの空き時間が生じると、
ＣＰＵがＳＶＰに起動をかけ（ステップ（１））、 ＣＰＵの各実行ユニット中に設けられたチェック回路の
内容を退避させ（ステップ（２））、前記チェック回路
にテストデータを書込み（ステップ（３））、 書込んだデータを読出し（ステップ（４））、読出した
データの良否判定を行い、良の場合には退避していたデ
ータをチェック回路に戻し、否の場合にはエラー処理を
行う（ステップ（５））ようにしたことを特徴とするチ
ェック回路の診断方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61304616A JPS63156251A (ja) | 1986-12-19 | 1986-12-19 | チエツク回路の診断方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61304616A JPS63156251A (ja) | 1986-12-19 | 1986-12-19 | チエツク回路の診断方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS63156251A true JPS63156251A (ja) | 1988-06-29 |
Family
ID=17935159
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61304616A Pending JPS63156251A (ja) | 1986-12-19 | 1986-12-19 | チエツク回路の診断方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS63156251A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0350636A (ja) * | 1989-07-18 | 1991-03-05 | Nec Field Service Ltd | コンピュータ装置 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS59180637A (ja) * | 1983-03-31 | 1984-10-13 | Nec Corp | 制御用コンピユ−タ |
| JPS59226953A (ja) * | 1983-06-08 | 1984-12-20 | Nec Corp | デ−タ処理装置 |
-
1986
- 1986-12-19 JP JP61304616A patent/JPS63156251A/ja active Pending
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS59180637A (ja) * | 1983-03-31 | 1984-10-13 | Nec Corp | 制御用コンピユ−タ |
| JPS59226953A (ja) * | 1983-06-08 | 1984-12-20 | Nec Corp | デ−タ処理装置 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0350636A (ja) * | 1989-07-18 | 1991-03-05 | Nec Field Service Ltd | コンピュータ装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH08161279A (ja) | マルチプロセッサシステム | |
| JPS63156251A (ja) | チエツク回路の診断方法 | |
| CN117743008B (zh) | 多核处理器故障诊断与异常处理方法、主控板卡及设备 | |
| JPS6155748A (ja) | 電子計算機システム | |
| JP2617984B2 (ja) | 中央処理装置のテスト方法 | |
| JPS62281781A (ja) | 故障情報モニタリング方法 | |
| JP2922981B2 (ja) | タスクの実行継続方法 | |
| JPH0664569B2 (ja) | マイクロプログラムローディング方法 | |
| JP2835896B2 (ja) | テストプログラムの実行制御方式 | |
| JP2023161635A (ja) | プラント制御装置およびプラント制御装置の自動再起動方法 | |
| JPS6162941A (ja) | 情報処理装置の検査方式 | |
| JPS5833758A (ja) | プログラマブル・コントロ−ラ | |
| JPS6162942A (ja) | 情報処理装置の検査方式 | |
| JPH01158539A (ja) | マルチプロセッサのオンラインテスト方式 | |
| JPH0644145A (ja) | メモリエラー回避システム | |
| JPS60195649A (ja) | マイクロプログラム制御型デ−タ処理装置におけるエラ−報告方式 | |
| JPS6139136A (ja) | 情報処理装置の検査方式 | |
| JPH0564933U (ja) | 電子計算機 | |
| JPS61101845A (ja) | 情報処理装置の試験方式 | |
| JPS6116340A (ja) | プロセツサシステムの緊急動作装置 | |
| JPH04124735A (ja) | システム起動方式 | |
| JPS5897765A (ja) | マルチプロセツサ−システムの共通バス方式 | |
| JPH0374879B2 (ja) | ||
| JPH05151021A (ja) | 常駐領域組み込み型デバツガによるデバツグ方式 | |
| JPH03242739A (ja) | 障害解析情報収集方式 |