JPH0374879B2 - - Google Patents
Info
- Publication number
- JPH0374879B2 JPH0374879B2 JP59070366A JP7036684A JPH0374879B2 JP H0374879 B2 JPH0374879 B2 JP H0374879B2 JP 59070366 A JP59070366 A JP 59070366A JP 7036684 A JP7036684 A JP 7036684A JP H0374879 B2 JPH0374879 B2 JP H0374879B2
- Authority
- JP
- Japan
- Prior art keywords
- main memory
- control unit
- central control
- register
- test program
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 238000012360 testing method Methods 0.000 claims description 16
- 238000000034 method Methods 0.000 claims description 10
- 238000003745 diagnosis Methods 0.000 claims description 7
- 230000006870 function Effects 0.000 claims description 5
- 238000012545 processing Methods 0.000 claims description 5
- 238000004148 unit process Methods 0.000 claims 1
- 238000010586 diagram Methods 0.000 description 5
- 230000000694 effects Effects 0.000 description 3
- 230000003213 activating effect Effects 0.000 description 2
- 238000002405 diagnostic procedure Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000009191 jumping Effects 0.000 description 1
- 238000012958 reprocessing Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04M—TELEPHONIC COMMUNICATION
- H04M3/00—Automatic or semi-automatic exchanges
- H04M3/22—Arrangements for supervision, monitoring or testing
- H04M3/24—Arrangements for supervision, monitoring or testing with provision for checking the normal operation
- H04M3/241—Arrangements for supervision, monitoring or testing with provision for checking the normal operation for stored program controlled exchanges
Landscapes
- Engineering & Computer Science (AREA)
- Signal Processing (AREA)
- Techniques For Improving Reliability Of Storages (AREA)
- Monitoring And Testing Of Exchanges (AREA)
- Exchange Systems With Centralized Control (AREA)
Description
【発明の詳細な説明】
(a) 発明の技術分野
本発明は電子交換機の一重化システムの試験診
断方式に係り、特にメモリ装置内の故障を正確に
補足可能な試験診断方式に関するものである。
断方式に係り、特にメモリ装置内の故障を正確に
補足可能な試験診断方式に関するものである。
(b) 従来技術と問題点
従来、電子交換機は信頼性を上げるため各装置
を二重化することが行われているが、小型の電子
交換機の場合、二重化されていないつまり一重化
システムが存在する、特に主メモリが一重化され
ている場合に、この主メモリであるランダムアク
セスメモリ内に障害が発生してパリテイチエツク
エラーが生ずると二重化されていないので救済不
可能なエラーとして中央制御装置に対してマスク
出来ない割り込み（NMi：ノンマスカブルイン
タラプト）が生ずる。
を二重化することが行われているが、小型の電子
交換機の場合、二重化されていないつまり一重化
システムが存在する、特に主メモリが一重化され
ている場合に、この主メモリであるランダムアク
セスメモリ内に障害が発生してパリテイチエツク
エラーが生ずると二重化されていないので救済不
可能なエラーとして中央制御装置に対してマスク
出来ない割り込み（NMi：ノンマスカブルイン
タラプト）が生ずる。
この割り込みにより、中央制御装置で割り込み
処理が起動し、処理中のプログラムは主メモリか
らリセツトされ、フロツピーデイスク等から主メ
モリへのプログラムの再ローデイングを行うこと
で障害処理を行つていた。
処理が起動し、処理中のプログラムは主メモリか
らリセツトされ、フロツピーデイスク等から主メ
モリへのプログラムの再ローデイングを行うこと
で障害処理を行つていた。
第１図は従来のランダムアクセスメモリ内にパ
リテイチエツクエラーが出た時のシステムの動作
を説明するための概略図である。
リテイチエツクエラーが出た時のシステムの動作
を説明するための概略図である。
図中、CCは中央制御装置、RAMはランダムア
クセスメモリ、PCはパリテイチエツカ、FDはフ
ロツピーデイスク、FDCはフロツピーデイスク
コントローラである。
クセスメモリ、PCはパリテイチエツカ、FDはフ
ロツピーデイスク、FDCはフロツピーデイスク
コントローラである。
なお、以下全図を通じ同一記号は同一対象物を
表す。
表す。
以下図に従つてランダムアクセスメモリRAM
の修正動作を説明する。
の修正動作を説明する。
ランダムアクセスメモリRAM内に故障が発生
すると、パリテイチエツカPCはパリテイエラー
信号を発生し、マスク出来ない割り込み（NMi）
が発生して中央制御装置CCに割り込みをかける。
すると、パリテイチエツカPCはパリテイエラー
信号を発生し、マスク出来ない割り込み（NMi）
が発生して中央制御装置CCに割り込みをかける。
この結果図示されないリードオンリメモリ内に
格納されているプログラムが起動して、フロツピ
ーデイスクFDから正しいデータを読出し、この
データをランダムアクセスメモリRAM内のパリ
テイエラーが出た箇所に書き込み、自動的にデー
タの修正を行つていた。
格納されているプログラムが起動して、フロツピ
ーデイスクFDから正しいデータを読出し、この
データをランダムアクセスメモリRAM内のパリ
テイエラーが出た箇所に書き込み、自動的にデー
タの修正を行つていた。
従つて、このような機能を有する電子交換機の
一重化システムを試験している時にメモリから前
記パリテイエラーが出た時も同様にマスク出来な
い割り込みNMiが発生し、上記の障害処理が自
動的に行われるため試験員はメモリの故障の状態
を正確に把握できないと云う欠点があつた。
一重化システムを試験している時にメモリから前
記パリテイエラーが出た時も同様にマスク出来な
い割り込みNMiが発生し、上記の障害処理が自
動的に行われるため試験員はメモリの故障の状態
を正確に把握できないと云う欠点があつた。
また、システムの試験時には、ランダムアクセ
スメモリRAMから前記パリテイエラーが出た時
は自動的に修正せずに、障害アドレスの検出等の
テストプログラムを実行させることがある。
スメモリRAMから前記パリテイエラーが出た時
は自動的に修正せずに、障害アドレスの検出等の
テストプログラムを実行させることがある。
このテストプログラムも一重化されたランダム
アクセスメモリRAMの一部に格納されているた
め、この格納部分の何処かに上記とは別の障害部
分があると、テストプログラムの実行中に再びパ
リテイエラーが出ることになる。
アクセスメモリRAMの一部に格納されているた
め、この格納部分の何処かに上記とは別の障害部
分があると、テストプログラムの実行中に再びパ
リテイエラーが出ることになる。
このパリテイエラーにより再びマスク出来ない
割り込みNMiが発生して、再度テストプログラ
ムを開始することになる。
割り込みNMiが発生して、再度テストプログラ
ムを開始することになる。
従つて『テストプログラムのスタートアドレス
→テストプログラムの実行→障害点に到達→パリ
テイエラーの発生→NMi割り込みの発生→テス
トプログラムのスタートアドレス』のように無限
ループに陥ることになる欠点があつた。
→テストプログラムの実行→障害点に到達→パリ
テイエラーの発生→NMi割り込みの発生→テス
トプログラムのスタートアドレス』のように無限
ループに陥ることになる欠点があつた。
(c) 発明の目的
本発明の目的は従来技術の有する上記の欠点を
除去し、メモリの故障の状態を正確に把握出来る
と共にテストプログラムの実行中の障害によつて
も無限ループに陥ることのない試験診断方式を提
供することである。
除去し、メモリの故障の状態を正確に把握出来る
と共にテストプログラムの実行中の障害によつて
も無限ループに陥ることのない試験診断方式を提
供することである。
(d) 発明の構成
上記の目的は本発明によれば、一重化されてい
る主メモリ内からパリテイチエツクエラー信号が
出たことにより該主メモリから中央制御装置に対
しマスク出来ない割り込みが発生し、該中央制御
装置で割り込み処理が起動することにより該主メ
モリへの再ローデイングを行う機能を有する電子
交換機において、 該中央制御装置が該主メモリへの該再ローデイ
ングを行うか、あるいはテストプログラムを実行
するかを決定するレジスタを設けたことを特徴と
する試験診断方式、 及び、一重化されている主メモリ内からパリテ
イチエツクエラー信号が出たことにより該主メモ
リから中央制御装置に対しマスク出来ない割り込
みが発生し、該中央制御装置で割り込み処理が起
動することにより該主メモリへの再ローデイング
を行う機能を有する電子交換機において、 該中央制御装置が該主メモリへの該再ローデイ
ングを行うか、あるいはテストプログラムを実行
するかを決定するレジスタを設け、該レジスタが
該テストプログラムの実行の状態の場合に前記マ
スク出来ない割り込み処理が起動した場合には、
該中央制御装置は該レジスタの状態を識別した
後、該レジスタを該再ローデイングを行う状態に
反転させ、該テストプログラムを実行することを
特徴とする試験診断方式を提供することにより達
成される。
る主メモリ内からパリテイチエツクエラー信号が
出たことにより該主メモリから中央制御装置に対
しマスク出来ない割り込みが発生し、該中央制御
装置で割り込み処理が起動することにより該主メ
モリへの再ローデイングを行う機能を有する電子
交換機において、 該中央制御装置が該主メモリへの該再ローデイ
ングを行うか、あるいはテストプログラムを実行
するかを決定するレジスタを設けたことを特徴と
する試験診断方式、 及び、一重化されている主メモリ内からパリテ
イチエツクエラー信号が出たことにより該主メモ
リから中央制御装置に対しマスク出来ない割り込
みが発生し、該中央制御装置で割り込み処理が起
動することにより該主メモリへの再ローデイング
を行う機能を有する電子交換機において、 該中央制御装置が該主メモリへの該再ローデイ
ングを行うか、あるいはテストプログラムを実行
するかを決定するレジスタを設け、該レジスタが
該テストプログラムの実行の状態の場合に前記マ
スク出来ない割り込み処理が起動した場合には、
該中央制御装置は該レジスタの状態を識別した
後、該レジスタを該再ローデイングを行う状態に
反転させ、該テストプログラムを実行することを
特徴とする試験診断方式を提供することにより達
成される。
即ち本発明によると一個のレジスタを設け、予
めこのレジスタをオンの状態にしてからメモリの
試験を開始し、メモリからパリテイチエツクエラ
ー信号が出てマスク出来ない割り込みが起動し自
動的に前記主メモリへの再ローデイングを行う前
に前記レジスタがオンであるか否かを調べ、もし
オンである時は再ローデイングを行わないように
することにより障害状態を正確に把握でき、しか
もテストプログラムの実行中の障害によつても無
限ループに陥ることのないと云う効果がある。
めこのレジスタをオンの状態にしてからメモリの
試験を開始し、メモリからパリテイチエツクエラ
ー信号が出てマスク出来ない割り込みが起動し自
動的に前記主メモリへの再ローデイングを行う前
に前記レジスタがオンであるか否かを調べ、もし
オンである時は再ローデイングを行わないように
することにより障害状態を正確に把握でき、しか
もテストプログラムの実行中の障害によつても無
限ループに陥ることのないと云う効果がある。
(e) 発明の実施例
第２図は本発明による試験診断方式の一実施例
を示す概略図である。
を示す概略図である。
図中、REGnはNMi再開指示レジスタである。
第３図は第２図の動作を説明するフローチヤー
トである。
トである。
本発明によりランダムアクセスメモリRAMの
試験を行う時は予めNMi再開指示レジスタREGn
をオンにしてから試験を開始する。
試験を行う時は予めNMi再開指示レジスタREGn
をオンにしてから試験を開始する。
従来の場合と同じくランダムアクセスメモリ
RAM内に故障が発生すると、パリテイチエツカ
PCはパリテイエラー信号を発生し、マスク出来
ない割り込み（NMi）が発生して中央制御装置
CCに割り込みをかける。
RAM内に故障が発生すると、パリテイチエツカ
PCはパリテイエラー信号を発生し、マスク出来
ない割り込み（NMi）が発生して中央制御装置
CCに割り込みをかける。
この結果図示されないリードオンリメモリ内に
格納されているプログラムが起動する。
格納されているプログラムが起動する。
第３図に示すようにこのプログラムが起動する
とまずNMi再開指示レジスタREGnの状態を確認
する。
とまずNMi再開指示レジスタREGnの状態を確認
する。
もしNMi再開指示レジスタREGnがオフ、即ち
『指示ナシ』の場合には、中央制御装置CCは従来
と同じくNMi障害再処理、即ちフロツピーデイ
スクFDよりデータバスBUSを介してランダムア
クセスメモリRAMへの再ローデイングを行い自
動的に修正を行う。
『指示ナシ』の場合には、中央制御装置CCは従来
と同じくNMi障害再処理、即ちフロツピーデイ
スクFDよりデータバスBUSを介してランダムア
クセスメモリRAMへの再ローデイングを行い自
動的に修正を行う。
一方、NMi再開指示レジスタREGnがオン即ち
「指示アリ」の場合には、先ず中央制御装置CCは
NMi再開指示レジスタREGnをオフに反転する、
つまり『再開指示取消』を行う。
「指示アリ」の場合には、先ず中央制御装置CCは
NMi再開指示レジスタREGnをオフに反転する、
つまり『再開指示取消』を行う。
次に『NMi再開アドレスへジヤンプ』する。
これは障害を起こしたランダムアクセスメモリ
RAMの障害アドレスの検出等のためのテストプ
ログラムの格納箇所へジヤンプすることであり、
この場合、中央制御装置CCは上記のテストプロ
グラムを実行する。
これは障害を起こしたランダムアクセスメモリ
RAMの障害アドレスの検出等のためのテストプ
ログラムの格納箇所へジヤンプすることであり、
この場合、中央制御装置CCは上記のテストプロ
グラムを実行する。
以後再度NMi再開指示レジスタREGnをオンに
するまでNMi割り込みが発生した場合は、従来
と同じくNMi障害再処理、即ちフロツピーデイ
スクFDよりランダムアクセスメモリRAMへの
再ローデイングを行い自動的に修正を行う。
するまでNMi割り込みが発生した場合は、従来
と同じくNMi障害再処理、即ちフロツピーデイ
スクFDよりランダムアクセスメモリRAMへの
再ローデイングを行い自動的に修正を行う。
以上のようにNMi再開指示レジスタREGnをオ
ンにしておけばランダムアクセスメモリRAM内
にパリテイエラー信号が発生した場合、自動的に
再ローデイングを行わないので障害の検出に有効
である。
ンにしておけばランダムアクセスメモリRAM内
にパリテイエラー信号が発生した場合、自動的に
再ローデイングを行わないので障害の検出に有効
である。
また、パリテイエラー信号が上記のテストプロ
グラム実行中にこのテストプログラムの格納箇所
内からも発生した場合には、NMi再開指示レジ
スタREGnがオンのままであると再びテストプロ
グラムのスタートにジヤンプし無限ループになる
が、上記のように中央制御装置CCはNMi再開指
示レジスタREGnの状態を識別した後、NMi再開
指示レジスタREGnを再ローデイングを行う状態
に反転させているので無限ループになることは防
止できる。
グラム実行中にこのテストプログラムの格納箇所
内からも発生した場合には、NMi再開指示レジ
スタREGnがオンのままであると再びテストプロ
グラムのスタートにジヤンプし無限ループになる
が、上記のように中央制御装置CCはNMi再開指
示レジスタREGnの状態を識別した後、NMi再開
指示レジスタREGnを再ローデイングを行う状態
に反転させているので無限ループになることは防
止できる。
(f) 発明の効果
以上詳細に説明したように本発明によれば、メ
モリの故障の状態を正確に把握出来ると共にテス
トプログラムの実行中の障害によつても無限ルー
プに陥ることのない試験診断方式を実現できると
云う大きい効果がある。
モリの故障の状態を正確に把握出来ると共にテス
トプログラムの実行中の障害によつても無限ルー
プに陥ることのない試験診断方式を実現できると
云う大きい効果がある。
第１図は従来のランダムアクセスメモリ内にパ
リテイチエツクエラーが出た時のシステムの動作
を説明するための概略図、第２図は本発明による
試験診断方式の一実施例を示す概略図、第３図は
第２図の動作を説明するフローチヤートである。 図中、CCは中央制御装置、RAMはランダムア
クセスメモリ、PCはパリテイチエツカ、FDはフ
ロツピーデイスク、FDCはフロツピーデイスク
コントローラ、REGnはNMi再開指示レジスタ、
BUSはデータバスである。
リテイチエツクエラーが出た時のシステムの動作
を説明するための概略図、第２図は本発明による
試験診断方式の一実施例を示す概略図、第３図は
第２図の動作を説明するフローチヤートである。 図中、CCは中央制御装置、RAMはランダムア
クセスメモリ、PCはパリテイチエツカ、FDはフ
ロツピーデイスク、FDCはフロツピーデイスク
コントローラ、REGnはNMi再開指示レジスタ、
BUSはデータバスである。
Claims (1)
- 【特許請求の範囲】 １ 一重化されている主メモリ内からパリテイチ
エツクエラー信号が出たことにより該主メモリか
ら中央制御装置に対しマスク出来ない割り込みが
発生し、該中央制御装置で割り込み処理が起動す
ることにより該主メモリへの再ローデイングを行
う機能を有する電子交換機において、 該中央制御装置が該主メモリへの該再ローデイ
ングを行うか、あるいはテストプログラムを実行
するかを決定するレジスタを設けたことを特徴と
する試験診断方式。 ２ 一重化されている主メモリ内からパリテイチ
エツクエラー信号が出たことにより該主メモリか
ら中央制御装置に対しマスク出来ない割り込みが
発生し、該中央制御装置で割り込み処理が起動す
ることにより該主メモリへの再ローデイングを行
う機能を有する電子交換機において、 該中央制御装置が該主メモリへの該再ローデイ
ングを行うか、あるいはテストプログラムを実行
するかを決定するレジスタを設け、該レジスタが
該テストプログラムの実行の状態の場合に前記マ
スク出来ない割り込み処理が起動した場合には、
該中央制御装置は該レジスタの状態を識別した
後、該レジスタを該再ローデイングを行う状態に
反転させ、該テストプログラムを実行することを
特徴とする試験診断方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59070366A JPS60236597A (ja) | 1984-04-09 | 1984-04-09 | 試験診断方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59070366A JPS60236597A (ja) | 1984-04-09 | 1984-04-09 | 試験診断方式 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS60236597A JPS60236597A (ja) | 1985-11-25 |
| JPH0374879B2 true JPH0374879B2 (ja) | 1991-11-28 |
Family
ID=13429365
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59070366A Granted JPS60236597A (ja) | 1984-04-09 | 1984-04-09 | 試験診断方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS60236597A (ja) |
-
1984
- 1984-04-09 JP JP59070366A patent/JPS60236597A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS60236597A (ja) | 1985-11-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0479230B1 (en) | Recovery method and apparatus for a pipelined processing unit of a multiprocessor system | |
| JPH02294739A (ja) | 障害検出方式 | |
| JPH0374879B2 (ja) | ||
| JP2855633B2 (ja) | マルチプロセッサシステムにおけるデュアルポートメモリの故障診断装置 | |
| JPS58181160A (ja) | 緊急動作制御方式 | |
| JPS6146535A (ja) | 擬似エラ−設定制御方式 | |
| JP2786215B2 (ja) | 再開処理制御方式 | |
| JP2922981B2 (ja) | タスクの実行継続方法 | |
| JPH0546426A (ja) | 自己診断回路 | |
| CN118779166A (zh) | 不良内核的自检方法、多核芯片、自检系统及机器人 | |
| JPS6155748A (ja) | 電子計算機システム | |
| JPH0619720B2 (ja) | 情報処理装置 | |
| JP2836084B2 (ja) | 計算機の検査装置 | |
| JPS635462A (ja) | マイクロプログラムローディング方法 | |
| JPH0149975B2 (ja) | ||
| JPH0644145A (ja) | メモリエラー回避システム | |
| JPS62212865A (ja) | マルチプロセツサ制御方式 | |
| JPS61101845A (ja) | 情報処理装置の試験方式 | |
| JPS60195649A (ja) | マイクロプログラム制御型デ−タ処理装置におけるエラ−報告方式 | |
| JPS6256544B2 (ja) | ||
| JPH0769846B2 (ja) | エラー処理回路の検証装置 | |
| JPH05241903A (ja) | プログラム障害の検出方式 | |
| JPH02136935A (ja) | マイクロプログラム制御装置の自己診断方式 | |
| JPH05289946A (ja) | メモリ制御方式 | |
| JPS59229658A (ja) | 情報処理装置 |