JPS5897765A - マルチプロセツサ−システムの共通バス方式 - Google Patents
マルチプロセツサ−システムの共通バス方式Info
- Publication number
- JPS5897765A JPS5897765A JP56195927A JP19592781A JPS5897765A JP S5897765 A JPS5897765 A JP S5897765A JP 56195927 A JP56195927 A JP 56195927A JP 19592781 A JP19592781 A JP 19592781A JP S5897765 A JPS5897765 A JP S5897765A
- Authority
- JP
- Japan
- Prior art keywords
- processor
- common bus
- diagnosis
- communication
- cpi
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING OR CALCULATING; COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/22—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing
Landscapes
- Engineering & Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Computer Hardware Design (AREA)
- Quality & Reliability (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Multi Processors (AREA)
- Test And Diagnosis Of Digital Computers (AREA)
- Hardware Redundancy (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は、マルチプロセッサーシステムのプロセッサー
間の結合方式、とくに共通バス方式に関するものである
。
間の結合方式、とくに共通バス方式に関するものである
。
従来、マルチプロセンサーシステムのプロセッサー間の
結合方式である共通バス方式は、単一バス方式が用いら
れていた。第１図は、このような従来の共通バス方式の
一例を示すもので、図において、１は共通バス、ＣＰｌ
、Ｃ２０，・・・・・・ＣＰｎはプロセッサー、ＳＭＰ
Ｕは診断・試験およびイニシャルプログラムローディン
グを行なうプロセッサーである。
結合方式である共通バス方式は、単一バス方式が用いら
れていた。第１図は、このような従来の共通バス方式の
一例を示すもので、図において、１は共通バス、ＣＰｌ
、Ｃ２０，・・・・・・ＣＰｎはプロセッサー、ＳＭＰ
Ｕは診断・試験およびイニシャルプログラムローディン
グを行なうプロセッサーである。
第１図におけるマルチプロセンサーシステムでは、プロ
セッサ７間の通信は、共通バス１を使用して行われる。
セッサ７間の通信は、共通バス１を使用して行われる。
この時、各プロセッサーｃｐ、 。
Ｃ２０，・・・・・・、ＣＰｎのいずれか、例えばプロ
セッサ−ｃｐ、が故障した場合、故障したプロセッサー
ＣＰ１と診断・試験プロセンサーＳＭＰＵとの間で診断
・試験を行う場合、プロセッサー間通信の共通バス１を
使用して、診断・試験およびイニシャルプログラムロー
ティングがなされていた。しかし、この場合、故障した
プロセッサーＣＰ１と診断・試験用のプロセッサーＳＭ
ＰＵ間で診断・試験用通信を行う場合、共通バス１に悪
影響を及ぼし、システムダウンとなることがあり、さら
に、故障したプロセッサーＣＰ、を復旧し、イニシャル
プログラムローディングを行う場合に、共通バス１を重
訂することにより、通常のプロセンサー間通信が、その
間出来なくなってしまうということがあり、３ − また、共通バス１が故障すると、システムダウンしてし
まう欠点があった。
セッサ−ｃｐ、が故障した場合、故障したプロセッサー
ＣＰ１と診断・試験プロセンサーＳＭＰＵとの間で診断
・試験を行う場合、プロセッサー間通信の共通バス１を
使用して、診断・試験およびイニシャルプログラムロー
ティングがなされていた。しかし、この場合、故障した
プロセッサーＣＰ１と診断・試験用のプロセッサーＳＭ
ＰＵ間で診断・試験用通信を行う場合、共通バス１に悪
影響を及ぼし、システムダウンとなることがあり、さら
に、故障したプロセッサーＣＰ、を復旧し、イニシャル
プログラムローディングを行う場合に、共通バス１を重
訂することにより、通常のプロセンサー間通信が、その
間出来なくなってしまうということがあり、３ − また、共通バス１が故障すると、システムダウンしてし
まう欠点があった。
本発明の目的は、かかる従来のマルチプロセンサーシス
テムの共通バス方式の欠点をなくシ、プロセッサー間の
通信とともに、システムの診断・試験、フロセッサーの
イニシャル・プロクラムローディングを、プロセンサー
間通信に影響を与えることなく行うことが可能な、共通
バス方式を提供することにある。
テムの共通バス方式の欠点をなくシ、プロセッサー間の
通信とともに、システムの診断・試験、フロセッサーの
イニシャル・プロクラムローディングを、プロセンサー
間通信に影響を与えることなく行うことが可能な、共通
バス方式を提供することにある。
第２図は、本発明の一実施例における、マ／Ｌ、チプロ
セッサーシステムの共通バス方式の簡単化したブロック
線図である。図において、１，２は共通バス、ＣＰ、
、 ＣＰ２． 、、、 、 ＣＰｉ 、 ・ＣＰｎはプ
ロセンサー、ＳＭＰＵは診断・試験およびイニシャルプ
ログラムローディングを行うプロセッサーである。
セッサーシステムの共通バス方式の簡単化したブロック
線図である。図において、１，２は共通バス、ＣＰ、
、 ＣＰ２． 、、、 、 ＣＰｉ 、 ・ＣＰｎはプ
ロセンサー、ＳＭＰＵは診断・試験およびイニシャルプ
ログラムローディングを行うプロセッサーである。
次に、第２図に示す実施例について説明する。
第２図において、プロセンサーＣＰ１．ＣＰ２．・・・
ＣＰ工。
ＣＰ工。
・・・ＣＰｎは共通バス１を現用側バスとして使用して
、プロセッサー間通信を行っている。今、プロセッサー
ＣＰｉに異常が発生すると、プロセッサーＳＭＰＨ特開
昭５８−９７７６５（２） は共通バス２を用いて、プロセンサーＣＰｉと通信を行
い、診断・試験を実施する。このとき、共通バス１は何
の影響も受けない。診断・試験としては、応答確認試験
、ＲＵＮ確認試験、メモリ′サムチェック試験等がある
。診断・試験の結果、異常であると判断された場合は、
プロセンサーＣＰｉは共通バス１．炎よシ切離されて、
修理され、修理後、共通バス１．２に再び接続される。
、プロセッサー間通信を行っている。今、プロセッサー
ＣＰｉに異常が発生すると、プロセッサーＳＭＰＨ特開
昭５８−９７７６５（２） は共通バス２を用いて、プロセンサーＣＰｉと通信を行
い、診断・試験を実施する。このとき、共通バス１は何
の影響も受けない。診断・試験としては、応答確認試験
、ＲＵＮ確認試験、メモリ′サムチェック試験等がある
。診断・試験の結果、異常であると判断された場合は、
プロセンサーＣＰｉは共通バス１．炎よシ切離されて、
修理され、修理後、共通バス１．２に再び接続される。
その後、プロセッサーＳＭＰＨによシ、共通バス２を使
用して、イニシャルプログラムローディングがなされ、
プロセッサー〇Ｐｉは、起動待ち状態となる。その後、
再びプロセッサーＳＭＰＵとの間で、前記診断・試験が
なされ、正常な応答がなされると、フロセッサーＣＰｉ
は前記フロセッサーＳＭＰＵによって起動指令を受けて
起動され、オンラインのブロモ、ノサーとして、マルチ
プロセッサーシステムに参加し、ジョブの実行を行う。
用して、イニシャルプログラムローディングがなされ、
プロセッサー〇Ｐｉは、起動待ち状態となる。その後、
再びプロセッサーＳＭＰＵとの間で、前記診断・試験が
なされ、正常な応答がなされると、フロセッサーＣＰｉ
は前記フロセッサーＳＭＰＵによって起動指令を受けて
起動され、オンラインのブロモ、ノサーとして、マルチ
プロセッサーシステムに参加し、ジョブの実行を行う。
この開催のプロセッサーＣＰ、、ＣＰ２．・・・は共通
バス１によ多通信を継続しておりシステムダウンするこ
とはない。まだ共通バス１に障害が発生すると、各プロ
セッサーｃｐ１． ｃｐ２．・・・ＣＰｎは障害を検出
し、自動的に通信用バスとして、共通／くス１から共通
ノ（ス２への切換を実施し、共通バス２で通信を行うよ
うにすることも行なう。
バス１によ多通信を継続しておりシステムダウンするこ
とはない。まだ共通バス１に障害が発生すると、各プロ
セッサーｃｐ１． ｃｐ２．・・・ＣＰｎは障害を検出
し、自動的に通信用バスとして、共通／くス１から共通
ノ（ス２への切換を実施し、共通バス２で通信を行うよ
うにすることも行なう。
以上説明したように、本発明は、プロセッサー間（７）
’Ａ 信と、プロセッサーの診断・試験および、イニ
シャルプログラムローディングを独立に行うことにより
、オンラインのジョブに影響を与えることなく、プロセ
ッサーの診断・試験およびイニシャルプログラムローデ
ィングを実行することが可能となる。さらに、通信に使
用しているノくスが故障した時には、診断・試験および
イニシャルレフ。
’Ａ 信と、プロセッサーの診断・試験および、イニ
シャルプログラムローディングを独立に行うことにより
、オンラインのジョブに影響を与えることなく、プロセ
ッサーの診断・試験およびイニシャルプログラムローデ
ィングを実行することが可能となる。さらに、通信に使
用しているノくスが故障した時には、診断・試験および
イニシャルレフ。
ログラムローディングに使用しているノくスを、フ。
ロセンサー間の通信に使用することにより、共通バスの
障害のだめに、システムダウンになるということがなく
なり、マルチプロセッサーシステムとして、信頼性のあ
るシステムが構成される。
障害のだめに、システムダウンになるということがなく
なり、マルチプロセッサーシステムとして、信頼性のあ
るシステムが構成される。
第１図は従来のマルチプロセッサーシステムの共通バス
方式を示すブロック図、第２図は本発明ニヨるマルチプ
ロセンサーシステムの共通ノくス方式ヲ示すブロック図
である。 １．２・・・・・・共通ハス、ＣＰｌ、 ＣＰ２．・・
・ＣＰｎ・・・００．プロセッサー、ＳＭＰＵ・・・・
・・診断・試験およびイニシャルプログラムロープイン
ク用プロセッサＯ
方式を示すブロック図、第２図は本発明ニヨるマルチプ
ロセンサーシステムの共通ノくス方式ヲ示すブロック図
である。 １．２・・・・・・共通ハス、ＣＰｌ、 ＣＰ２．・・
・ＣＰｎ・・・００．プロセッサー、ＳＭＰＵ・・・・
・・診断・試験およびイニシャルプログラムロープイン
ク用プロセッサＯ
Claims (1)
- （１）複数個のプロセンサーから構成され、各プロセッ
サーを第１の共通バスおよび第２の共通バスで相互に結
合し、第１の共通バスでプロセッサー間の通信を行ない
、第２の共通バスでプロセッサーの診断・試験およびイ
ニシャルプログラムローディングを行なうことを特徴と
するマルチプロセッサーシステムの共通ハス方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56195927A JPS5897765A (ja) | 1981-12-04 | 1981-12-04 | マルチプロセツサ−システムの共通バス方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56195927A JPS5897765A (ja) | 1981-12-04 | 1981-12-04 | マルチプロセツサ−システムの共通バス方式 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5897765A true JPS5897765A (ja) | 1983-06-10 |
| JPH0341863B2 JPH0341863B2 (ja) | 1991-06-25 |
Family
ID=16349286
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP56195927A Granted JPS5897765A (ja) | 1981-12-04 | 1981-12-04 | マルチプロセツサ−システムの共通バス方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5897765A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04302342A (ja) * | 1991-03-29 | 1992-10-26 | Pfu Ltd | 故障診断方法 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS56114063A (en) * | 1980-02-14 | 1981-09-08 | Mitsubishi Electric Corp | Multiprocessor |
-
1981
- 1981-12-04 JP JP56195927A patent/JPS5897765A/ja active Granted
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS56114063A (en) * | 1980-02-14 | 1981-09-08 | Mitsubishi Electric Corp | Multiprocessor |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04302342A (ja) * | 1991-03-29 | 1992-10-26 | Pfu Ltd | 故障診断方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0341863B2 (ja) | 1991-06-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3447404B2 (ja) | マルチプロセッサシステム | |
| JPH03131939A (ja) | 高信頼性コンピュータ診断システム | |
| JPS5897765A (ja) | マルチプロセツサ−システムの共通バス方式 | |
| JPH0814797B2 (ja) | 二重化処理装置におけるチェック方法 | |
| CN112380083B (zh) | 一种bmc主备切换稳定性测试方法和系统 | |
| JPS60100231A (ja) | 情報処理装置におけるシステム構成制御方式 | |
| JPH08287030A (ja) | 多重系計算機システムの自動再起動装置および方法 | |
| JP2985188B2 (ja) | 二重化計算機システム | |
| JPS6113626B2 (ja) | ||
| JPH047645A (ja) | フォールト・トレラント・コンピュータ | |
| JP3326546B2 (ja) | コンピュータシステムの故障検知方法 | |
| JPS6214859B2 (ja) | ||
| JP3334174B2 (ja) | 障害処理検証装置 | |
| JPS6142039A (ja) | デ−タ処理装置診断方式 | |
| JPH06290066A (ja) | 二重化装置 | |
| JPH0764814A (ja) | 多重構成システムによるプログラム実行方式 | |
| JPH0474243A (ja) | 多重化メモリ装置のオンライン診断方式 | |
| JPS6123246A (ja) | マルチプロセツサシステムの監視方式 | |
| JPS63156251A (ja) | チエツク回路の診断方法 | |
| JPH0916425A (ja) | 情報処理システム | |
| JPH07101902B2 (ja) | コマンド救済方式 | |
| JPH0664569B2 (ja) | マイクロプログラムローディング方法 | |
| JPH0374879B2 (ja) | ||
| JPH0436857A (ja) | マルチプロセッサシステムにおけるバス診断方式 | |
| JPS6331810B2 (ja) |