JPS63156253A - アドレス設定誤り検出回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔概要〕 ディジタル信号処理ＬＳＩ（以下ＤＳＰ−ＬＳＩと称す
）のプログラム作成時の、現在使用メモリのアドレスの
上限を越えるメモリアドレスを設定した誤りを検出する
為に、プログラム実行に応じたアドレス発生回路よりの
メモリアドレス値と、現在使用メモリのアドレスの上限
値とを比較し、これ以上の時のプログラムアドレスとメ
モリアドレス値とを自動的に記憶することにより、プロ
グラムデパックを、手間がかからず短時間に出来るよう
にしたものである。

〔産業上の利用分野〕

本発明は、ＤＳＰ　−ＬＳ　Ｉのプログラム作成時の、
アドレス設定誤りを検出するアドレス設定誤り検出回路
に関する。

Ｔ）ＳＰ　−ＬＳ　Ｉは最近高性能化が進み、ＬＳＩ内
部に持つメモリはＩＫＷでも、外部にメモリを付加する
ことで６４ＫＷものメモリをアクセス出来る能力のある
ものが開発されている。

これの一般的な構成を示すと第３図に示す如くであり、
プログラムカウンタ４よりＲＯＭＩ　ｌ上のプログラム
を読み出す為に、ＲＯＭＩＩに対してプログラムアドレ
スを送るアドレス線と、アドレス発生回路１よりデータ
メモリ１２に対してアドレスを送るアドレス線とは別に
なっており、アドレス発生回路ｌよりは６４ＫＷのアド
レスを発生出来るも、データメモリ１２の容量は外部に
付加するメモリの容量により変化する。

アドレス線が別になっているので、データメモリ１２の
容量が例えば２ＫＷである場合、プログラム作成に誤り
があり、２ＫＷ以上のアドレスをアドレス発生回路１よ
り発生させるようになっていても、ＤＳＰ　−ＬＳ　Ｉ
は動作をする。

この場合の処理結果は当然所望のものとはならない。

ＤＳＰ　−ＬＳ　Ｉの動作の１例を説明すると、プログ
ラムカウンタ４より、プログラムの格納しであるＲＯＭ
ＩＩに対しプログラムアドレスを発すると、プログラム
が読み出され、プログラムの指定により、アドレス発生
回路１よりデータメモリ１２のメモリアドレスが発せら
れ、データメモリ１２上のデータが読み出され、算術論
理演算ユニット１３にて演算を行いデータバス１４に送
出するような動作を行う。

このアドレス発生回路１としては、例えば第４図に示す
如きものが用いられる。

第４図の場合のアドレス発生回路１の出力アドレスは、
レジスタＸの値とレジスタＶの値とをアンド回路１５に
入力し論理積をとった値と、レジスタＢの値とを加算器
６にて加算した値と、命令中に含まれる値（命令イミデ
ィエイト指定）ａとの値とを加算器７にて加算した値と
なる。

これを式で示すと次の如くなる。

Ｂ＋Ｘ＆Ｖ＋ａ 即ち、アドレス発生回路１としては、このような複雑な
ものを使用することもあり、プログラム作成過程におい
て、現在使用メモリの上限を越えるアドレスを指定する
こともある。

この誤ったアドレスを簡単に検出出来ればプログラム開
発時間を短縮出来るので、手間が少なく短時間に検出出
来るアドレス設定誤り検出回路の提供が望まれている。

〔従来の技術と発明が解決しようとする問題点〕従来、
プログラム作成時、現在使用メモリの上限を越えるアド
レスを設定した誤りを検出するのには、ＤＳＰ　−ＬＳ
　Ｉにてプログラムを実行させ、処理結果の異常より、
誤りがあったことを検出し、人間がプログラムを見直し
て誤り箇所を検出し修正していた。

その為、手間がかかり、又検出迄の時間が長くなる問題
点がある。

〔問題点を解決するための手段〕

上記問題点は、第１図の本発明の原理ブロック図に示す
如く、プログラムアドレスを送出し、プログラムを読み
出し、読み出したプログラムによるアドレス発生回路１
よりのメモリアドレス値と、所定のアドレス値とを比較
器２により比較し、メモリアドレス値が所定のアドレス
値より大きい場合、該プログラムアドレスとメモリアド
レス値とをメモリ３に記憶するようにした、本発明のア
ドレス設定誤り検出回路により解決される。

〔作用〕

本発明によれば、現在使用メモリの上限のアドレス値を
所定のアドレス値としておけば、アドレス発生回路１よ
りのメモリアドレス値がこれを越えた時は、自動的に、
この時のプログラムアドレスと、メモリアドレス値がメ
モリ３に記憶されるので、このメモリ３より記憶した内
容を読み出すことで、現在使用メモリの上限のアドレス
値を越えた場合のプログラムアドレスとメモリアドレス
値が判るので、手間が少なく短時間で誤りを検出出来る
。

〔実施例〕

以下本発明の１実施例に付き図に従って説明する。

第２図は本発明の実施例のブロック図である。

第２図では、レジスタ８には、現在使用メモリの上限の
アドレス値が記憶されており、この値が比較器２に入力
している。

ここで、プログラム実行を指令すると、プログラムカウ
ンタ４より、プログラムアドレスが発生し、第３図のＲ
ＯＭＩＩよりプログラムが読み出され、このプログラム
に応じたＣＢ＋ｘ＆Ｖ＋ａ〕のメモリアドレスがアドレ
ス発生回路１より送出され比較器２に入力する。

比較器２では、レジスタ８の値と、この値とを比較し、
レジスタ８の値より大きい場合は、例えば“１”を出力
し、シフトレジスタ３−１にはプログラムアドレスを、
シフトレジスタ３−２にはメモリアドレスを順次記憶す
る。

プログラム実行終了後、このシフトレジスタ３−１．３
−２の内容を読み出せば、現在使用メモリのアドレスの
上限を越えた場合の、プログラムアドレスとメモリアド
レスとを知ることが出来るので、手間が少なく短時間で
誤りを検出することが出来る。

（発明の効果〕 以上詳細に説明せる如く本発明によれば、現在使用メモ
リのアドレスの上限を越えた場合のプログラムのアドレ
スを、手間が少なく短時間で検出することが出来る効果
がある。

【図面の簡単な説明】

第１図は本発明の原理ブロック図、 第２図は本発明の実施例のブロック図、第３図は一般的
なディジタル信号処理ＬＳＩの構成を示すブロック図、 第４図は１例のアドレス発生回路のブロック図である。 図において、 １はアドレス発生回路、 ２は比較器、 ３はメモリ、 ３−１．３−２はシフトレジスタ、 ４はプログラムカウンタ、 ６．７は加算器、 チ　４　　（ｆｆｉ）

Claims (1)

【特許請求の範囲】
1. プログラムアドレスを送出し、プログラムを読み出し、
   読み出したプログラムによるアドレス発生回路（１）よ
   りのメモリアドレス値と、所定のアドレス値とを比較器
   （２）により比較し、メモリアドレス値が所定のアドレ
   ス値より大きい場合、該プログラムアドレスとメモリア
   ドレス値とをメモリ（３）に記憶するようにしたことを
   特徴とするアドレス設定誤り検出回路。