JPS63161671A - 半導体装置の製造方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［概要］ ベース・エミッタを同一窓から自己整合的に形成する半
導体装置の製造方法であって、半導体基板にコレクタ領
域を画定した後、−導電型コレクタ領域上に耐酸化膜と
イオン注入防止膜との二重のマスクパターンを形成し、
下層の耐酸化膜をサイドエツチングする。次いで、イオ
ン注入してベースコンタクト領域を形成した後、イオン
注入防止膜を除去し、ベースコンタクト領域上に酸化シ
リコン膜を生成する。次いで、イオン注入防止膜を除去
した部分にベース領域およびエミッタ領域を形成する。

このよう比形成すればベース抵抗ｒｂｂ’が減少できて
、周波数特性が改善される。

［産業上の利用分野］ 本発明は半導体装置の製造方法に係り、そのうち特に、
バイポーラ素子からなるＩＣのベース・エミッタの形成
方法に関する。

最近におけるＩＣ，ＬＳＩなど半導体装置はすべて高集
積化、高性能化する方向に技術が進んでおり、これは微
細化する程、高速に動作する利点があるからである。

従って、微細化するための自己整合（セルファライン：
　５ｅｌｆ　Ａｌｉｇｎ）的に形成する方法が知られて
いるが、本発明はそのようなセルファライン方式でベー
ス・エミッタを形成する製造方法によって、特に、ベー
ス抵抗をできるだけ小さくする形成方法に関する。

［従来の技術］ 第２図は従来のバイポーラＩＣを構成するバイポーラ半
導体素子の概要断面図を示しており、ｌはｐ型シリコン
基板、２は素子分離領域、３はｎ型コレクタ領域、４は
ｐ＋型ベースコンタクト領域、５はｐ型ベース領域、６
はｎ＋型エミッタ領域、７は埋没およびコレクタコンタ
クト領域、８はエミッタ電極、９はベース電極、１０は
コレクタ電極である。

このようなバイポーラ半導体素子はｐ型シリコン基板ｌ
上に埋没領域７を形成し、その上にｎ型シリコン層をエ
ピタキシャル成長し、次いで、素子分離領域２とコレク
タコンタクト領域７とを形成する。なお、前記ｎ型シリ
コン層はそのままコレクタ領域３となる。しかる後、ベ
ース・エミッタの両領域を形成し、更に、各電極を作成
して完成されるが、このようなバイポーラ半導体素子の
形成方法において、従来のベース・エミッタの形成方法
の工程順断面図を第３図（１）〜（Ｃ）に示している。

第３図はベース領域部分のみ図示した断面図で、その形
成概要を説明すると、 第３図（ａ）　：　ｎ型コレクタ領域３に硼素イオンを
注入して、ｐ型ベース領域５を形成する。ここに、１１
は表面を被覆した酸化シリコン（ＳｉＯ３）膜で一′あ
る。

第３図（ｂ）：フォトプロセスを適用して遮蔽マスク（
図示せず）を形成し、露出部分に再び硼素イオンを注入
してｐ＋型ベースコンタクト領域４を形成する。

第３図（Ｃ）；再びフォトプロセスを適用し遮蔽マスク
を形成して、エミッタ形成領域の５ｉ０２膜１１を除去
し、表面に多結晶シリコン膜１２を被着して、その上か
ら砒素イオンを注入してエミッタ領域６を形成する。

以上が従来から実施されているベース・エミッタの形成
方法である。

［発明が解決しようとする問題点］ ところで、上記のような形成方法でベース・エミッタの
両領域を形成すると、エミッタ領域とベースコンタクト
領域との間にベース領域の間隔Ｗが存在し、ｐ型ベース
領域（不純物濃度ｉｏ　　／ｃＪ）はｐ＋型のベースコ
ンタクト領域（不純物濃１度１０１℃ｆｃＩａ＞　と比
べて高抵抗であるから、ベース抵抗ｒｂｂ”が大きくな
って、周波数特性を悪くすると云う欠点がある。これは
、ベースコンタクト領域およびエミッタ領域をいずれも
別々の遮蔽マスクを設けて形成するため、間隔Ｗが避け
られないものである。

本発明はこのような問題点を低減させる形成方法を提案
する。

［問題点を解決するための手段］ その目的は、−導電型コレクタ領域上に耐酸化膜とイオ
ン注入防止膜との二重のマスクパターンを形成し、下層
の耐酸化膜の周縁をサイドエツチングする工程、次いで
、異種導電型不純物をイオン注入して、ベースコンタク
ト領域を形成する工程、次いで、前記イオン注入防止膜
を除去し、ベースコンタクト領域上に酸化シリコン膜を
生成する工程、次いで、イオン注入防止膜除去部分に異
種導電型不純物を拡散またはイオン注入して、ベース領
域を形成し、更に、該ベース領域に一導電型不純物を拡
散またはイオン注入して、エミッタ領域を形成する工程
が含まれる半導体装置の製造方法によって達成される。

［作用］ 即ち、本発明は、最初にベースコンタクト領域を形成し
ておき、次に、同−窓からベースおよびエミッタをイオ
ン注入または拡散して形成する方法を用いる。しかし、
ベースコンタクト領域とエミッタ領域とが接触すると、
耐圧が低下し、容量が増える欠点があるため、二層マス
クを用い、下層のマスクをサイドエツチングしておいて
、上層のマスクでベースコンタクト領域を形成し、下層
のマスクでベース領域、エミッタ領域を形成する。

そうすれば、間隔Ｗを０に近く小さくして、ベース抵抗
を減少させ、周波数特性を改善することができる。

［実施例］ 以下、図面を参照して実施例によって詳細に説明する。

第１図（ａ）〜（川は本発明にかかる形成方法の工程順
断面図を示しており、順を追って説明する。尚、同図は
第３図と同じくベース領域部分のみ図示した断面である
。

第１図ｆａ）　：　ｎ型コレクタ領域３を含む全面に窒
化シリコン（Ｓｉ３Ｎ４　）膜２１（膜厚５００人程１
）と５ｉ０２膜２２（膜厚２０００人程度１を積層し、
フォトプロセスを用いてパターンニングして、エミッタ
形成領域近傍のみ被覆した二層マスクを形成する。この
うち、下層のＳｉ３Ｎ４膜２１が耐酸化膜、　　　　゛
上層の５ｉ０２膜２２がイオン注入防止膜である。

第１図（ｂ）：次いで、熱燐酸に浸漬するウェットエツ
チングによって、Ｓｉ３Ｎ４膜２１をサイドエツチング
して、周縁のサイドエツチング幅を２０００人程度人程
る。

第１図（Ｃ）：次いで、その上面からｐ＋型ベースコン
タクト領域２３を形成するための、硼素イオンを注入す
る。なお、硼素イオンの代わりに、弗化硼素イオンを注
入してもよい。イオン注入条件は加速電圧２０〜５０Ｋ
ｅＶにする。

第１図（ｄ）：次いで、５ｉ０２膜２２を弗酸でウェッ
トエツチングして除去した後、温度約９００℃で酸化し
てベースコンタクト領域上に５ｉ０２膜２４（膜厚２０
００人程度１を形成する。この熱処理でｐ＋型ベースコ
ンタクト領域２３も画定される。

第１図（ｅ）：次いで、Ｓｉ３Ｎ４膜２１の上から、再
び硼素イオンを注入（加速電圧２５ＫｅＶ）　Ｌ、熱処
理してｐ型ベース領域２５を形成する。この工程で、Ｓ
ｉ３Ｎ４膜２１を除去して、拡散またはイ“オン注入し
てベース領域を形成してもよい。

第１図（「）二次いで、Ｓｉ３Ｎ４膜２１を除去し、上
面に多結晶シリコン膜２６（膜厚５００人程１）を被着
し、その上から多結晶シリコン膜２６を透過させて、エ
ミッタ領域を形成するための砒素イオンを注入（加速電
圧５０ＫｅＶ）する。

第１図（哨：次いで、熱処理してｎ＋型エミッタ領域２
７を画定し、多結晶シリコン膜２６をパターンニングし
て、エミッタ領域上にのみ残存させる。

以降は５ｉ０２膜２４を窓開けして各電極を形成するが
、その時、多結晶シリコン膜２６はエミッタ電極の一部
として利用される。なお、第１図（ｆ）、　（ｇ）で説
明したエミッタ領域の形成法はこれに限るものではなく
、多結晶シリコン膜から固体拡散するなど他の方法を用
いてもよい。

このようにすれば、エミッタ領域は深さ２０００人。

不純物濃度ｌＸｌ０　　／ｃｄ、ベース領域は深さ３０
００人、不純物濃度ｌＸｌ０　　／ｃｊ、ベースコンタ
クト領域は不純物濃度１０”／ｃＪ程度のバイポーラ素
子からなるＩＣが形成される。

以上は本発明にかかる形成方法の一実施例の概要である
が、このようにベースとエミッタとを同−窓から形成す
れば、ベースコンタクト領域とエミッタ領域とを極端に
近づけて、ベース抵抗を低下させ、周波数特性を改善し
て、ＩＣ動作の高速化を図ることができる。

［発明の効果］ 上記の説明から判るように、本発明にかかる形成方法に
よれば、ベース抵抗が低下して、ＩＣの周波数特性が向
上し、ＩＣ動作の高速化に役立つものである。

【図面の簡単な説明】

第１図（ａ）〜（幻は本発明にかかる形成方法の工程順
断面図、 第２図は従来のバイポーラ半導体素子の断面図、第３図
（ａ）〜（Ｃ１は従来の形成方法の工程順断面図である
。 図において、 １はｐ型シリコン基板、 ３はｎ型コレクタ領域、 ４．２３はｐ＋型ベースコンタクト領域、５．２５はｐ
型ベース領域、 ６．２７はｎ＋型エミッタ領域、 １１、２４は５ｉ０２膜、 １２、２６は多結晶シリコン膜、 ２１はＳｉ３Ｎ４膜マスク、 ２２は５ｉ０２膜マスク を示している。 矛滞Ｂ小ｚ刀・か１爵八方＞ｌｑ工孝Ｔ’ｌｔｌ＃ｒ６
ｒ第１図

Claims (1)

1. 【特許請求の範囲】 一導電型コレクタ領域上に耐酸化膜とイオン注入防止膜
   との二重のマスクパターンを形成し、下層の耐酸化膜の
   周縁をサイドエッチングする工程、次いで、異種導電型
   不純物をイオン注入して、ベースコンタクト領域を形成
   する工程、 次いで、前記イオン注入防止膜を除去し、ベースコンタ
   クト領域上に酸化シリコン膜を形成する工程、 次いで、イオン注入防止膜除去部分に異種導電型不純物
   を拡散またはイオン注入して、ベース領域を形成し、更
   に、該ベース領域に一導電型不純物を拡散またはイオン
   注入して、エミッタ領域を形成する工程が含まれてなる
   ことを特徴とする半導体装置の製造方法。