JPS6316182Y2 - - Google Patents

Info

Publication number
JPS6316182Y2
JPS6316182Y2 JP9018982U JP9018982U JPS6316182Y2 JP S6316182 Y2 JPS6316182 Y2 JP S6316182Y2 JP 9018982 U JP9018982 U JP 9018982U JP 9018982 U JP9018982 U JP 9018982U JP S6316182 Y2 JPS6316182 Y2 JP S6316182Y2
Authority
JP
Japan
Prior art keywords
muting
circuit
voltage
power switch
transistor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP9018982U
Other languages
English (en)
Other versions
JPS58194547U (ja
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed filed Critical
Priority to JP9018982U priority Critical patent/JPS58194547U/ja
Publication of JPS58194547U publication Critical patent/JPS58194547U/ja
Application granted granted Critical
Publication of JPS6316182Y2 publication Critical patent/JPS6316182Y2/ja
Granted legal-status Critical Current

Links

Landscapes

  • Control Of Amplification And Gain Control (AREA)
  • Noise Elimination (AREA)

Description

【考案の詳細な説明】 本考案は、車載用のラジオ受信機やステレオ装
置などに適したミユーテイング回路に関する。
自動車などに載置されるラジオ受信機やステレ
オ装置などは、自動車のバツテリから電源電圧が
供給されている。そこで、バツテリに直列に電源
スイツチを設け、該電源スイツチの投入によりラ
ジオ受信機あるいはステレオ装置の各回路に電源
電圧を供給し、該各回路を動作状態になるように
構成されているが、電源スイツチ投入後ある期間
は電源スイツチや回路などの過渡状態により、ラ
ジオ受信機あるいはステレオ装置の動作が不安定
となつて、不快な音を発生するとともにスピーカ
に対して悪影響を及ぼすことになる。そこで、ラ
ジオ受信機あるいはステレオ装置にはミユーテイ
ング回路が設けられ、電源スイツチ投入後電源ス
イツチや回路が安定な状態になるまでの期間信号
伝送路を遮断してミユーテイングを行ない、不快
な音の発生やスピーカへの悪影響が生じないよう
にしている。
第1図はかかる従来のミユーテイング回路の一
例を示す回路図であつて、1は自動車のバツテリ
ー,2は電源スイツチ,3はコンデンサ,4,
5,6に抵抗,7はトランジスタ,8は増幅器,
9は信号源,10は出力端子,11は電源負荷端
子である。
次に、この従来技術の動作について説明する。
同図において、電源スイツチ2を投入すると、
バツテリー1からの電圧は電源スイツチ2を介し
て電源負荷端子11に供給され、電源負荷端子1
1から増幅器8や信号源9の駆動回路等に電源電
圧として供給される。
一方、バツテリー1からの電圧は、電源スイツ
チ2を介して抵抗3とコンデンサ4からなる微分
回路に供給され、該微分回路により微分される。
そこで、該微分回路からは電源スイツチ2の投入
によるバツテリー1からの電圧の立上りを表わす
パルス電圧が発生する。このパルス電圧はバツテ
リ1の電圧に応じた振幅を有し、微分回路の時定
数により立下がる波形を有している。
微分回路からのパルス電圧は抵抗5,6により
分圧され、ミユーテイング素子としてのトランジ
スタ7のベースに供給される。トランジスタ7は
コレクタ端子が増幅器8の入力側伝送路に、ま
た、エミツタ端子が接地端子に接続されベース電
圧が所定値以上になると導通し、増幅器8の入力
側を接地して信号源9からの信号の伝送路を遮断
する。トランジスタ7の導通期間は電源スイツチ
2の投入から電源スイツチ2や各回路の動作が安
定するまでの期間以上になるように設定され、か
かる導通期間の設定は、トランジスタ7の特性と
抵抗5,6の分圧比によりなされている。
以上のようにして、電源スイツチ2の投入時に
おけるミユーテイングが行なわれるが、かかる従
来技術によると、バツテリー1の電圧変動や外来
ノイズに対してもミユーテイングが行なわれると
いう欠点があつた。
すなわち、バツテリー1は、エンジン起動時や
照明器機など他の装置の電源としても使用される
ものであるから、かかる他の装置を動作させると
きなどにバツテリ1の電圧は瞬間的に変動するこ
とがある。この電圧変動は抵抗4とコンデンサ3
とからなる微分回路によりパルス電圧を発生さ
せ、このパルス電圧によりトランジスタ7が導通
状態になつて不所望なミユーテイングが行なわれ
ることになる。
かかる不所望なミユーテイングを軽減、あるい
は、除去するためには、抵抗5,6の抵抗値を調
整し、トランジスタ7が電圧変動にともなうパル
ス電圧に対して導通しないようにすればよいが、
このように上記抵抗値を調整することは変動値が
一定でないため事実上非常に困難である。
本考案の目的は、上記従来技術の欠点を除き、
電源電圧の変動による誤動作が生ずることがない
ミユーテイング回路を提供するにある。
この目的を達成するために、本考案は、所定の
値以下のパルス電圧を阻止するツエナーダイオー
ドを設け、該ツエナーダイオードにより電源電圧
の変動にともなうパルス電圧を阻止するようにし
た点を特徴とする。
以下、本考案の実施例を図面について説明す
る。
第2図は本考案によるミユーテイング回路の一
実施例を示す回路図であつて、12はツエナーダ
イオード,13は電流制限抵抗であり、第1図に
対応する部分には同一符号をつけて説明を一部省
略する。
次に、この実施例の動作について説明する。
第2図において、抵抗3とコンデンサ4とから
なる微分回路とトランジスタ7との間に、ツエナ
ーダイオード12と電流制限抵抗13とが直列に
接続されている。ツエナーダイオード12はツエ
ナー電電圧より高い電圧を通過させ、ツエナー電
圧より低い電圧を阻止する。
ところで、電源スイツチ2の投入による電源電
圧の立上りにおけるパルス電圧は、電源電圧の変
動にともなうパルス電圧よりも電圧値が高く、こ
のために、ツエナーダイオード12としては、電
源電圧変動にともなうパルス電圧を阻止すること
ができるツエナー電圧を有するものを用いる。電
流制限抵抗13はトランジスタ7のベースに過剰
な電流が流れないようにするためのものである。
以上のようにして、電源電圧の変動によるミユ
ーテイングの誤動作を防止することができる。
第3図は本考案によるミユーテイング回路の他
の実施例を示す回路であつて、14は抵抗であ
り、第2図に対応する部分には同一符号をつけ、
かつ、要部のみを示して他は省略している。
第3図において、電流制限抵抗13とトランジ
スタ7のベース端子との接続点と接地端子間に抵
抗14を設け、ツエナーダイオード12とトラン
ジスタ7のベースとにバイアス電圧がかかるよう
にしている。そこで、抵抗14の抵抗値を所定の
値に設定することにより、ツエナーダイオード1
2とトランジスタ7とに所望のバイアスを設定す
ることができる。
第4図は本考案によるミユーテイング回路のさ
らに他の実施例を示す回路図であつて、15,1
6はダイオード,17は入力端子であり、第2図
に対応する部分には同一符号をつけ、かつ、要部
のみを示して他は省略している。
第4図において、入力端子17には、たとえ
ば、ラジオ受信機において、受信感度が著しく低
下したり、受信チヤンネルを切換えたりするよう
な場合などのように、不快な雑音が生ずる場合、
これを検知して得られた信号が供給される。かか
る信号は入力端子17からダイオード15を介
し、ツエナーダイオード12を通過してトランジ
スタ7を導通し、上記不快な雑音が発生しないよ
うにミユーテイングが行なわれる。
なお、ダイオード15,16は、夫々入力端子
17からの信号電圧の電源負荷端子11への漏
れ、微分回路からのパルス電圧の入力端子17へ
の漏れを阻止するためのものである。
第5図は本考案によるミユーテイング回路のさ
らに他の実施例を示す回路図であつて、18は抵
抗,19はコンデンサであり、第2図に対応する
部分には同一符号をつけ、かつ、要部のみを示し
て他は省略している。
第5図において、ツエナーダイオード12と電
流制限抵抗13との間に、抵抗18とコンデンサ
19とからなる積分回路が設けられている。かか
る積分回路は、ツエナーダイオード12からのパ
ルス電圧を積分し、パルス電圧のパルス幅を拡げ
る。したがつて、ツエナーダイオード12からの
パルス電圧のパルス幅では充分なミユーテイング
期間が得られないときには、積分回路の時定数を
所定の値に設定することにより所定パルス幅のパ
ルス電圧を得、所望期間のミユーテイングを行な
わせることができる。
以上、いくつかの実施例を示したが、これら実
施例において、増幅器8の出力側、あるいは、他
の個所を接地してミユーテイングがなされるよう
にトランジスタ7のコレクタ端子を信号伝送路に
接続することができ、また、ミユーテイング素子
としてトランジスタ7について説明したが、これ
に限定されることなく、たとえば、ホトカプラな
どの他の素子を用いることができることは明らか
である。
以上説明したように、本考案によれば、単にツ
エナダイオードを付加することにより、電源電圧
変動によるパルス電圧を充分に阻止することがで
きるから、回路素子の調整を必要とすることなく
してミユーテイングの動作を防止することがで
き、また、構成が格別複雑になることもなく、上
記従来技術の欠点を除いて優れた機能のミユーテ
イング回路を提供することができる。
【図面の簡単な説明】
第1図はミユーテイング回路の一例を示す回路
図,第2図は本考案によるミユーテイング回路の
一実施例を示す回路図,第3図は本考案によるミ
ユーテイング回路の他の実施例を示す回路図,第
4図は本考案によるミユーテイング回路のさらに
他の実施例を示す回路図,第5図は本考案による
ミユーテイング回路のさらに他の実施例を示す回
路図である。 2……電源スイツチ,3……コンデンサ,4…
…抵抗,7……トランジスタ,12……ツエナー
ダイオード。

Claims (1)

    【実用新案登録請求の範囲】
  1. ミユーテイング素子が微分回路を介して電源ス
    イツチに接続され、該電源スイツチ投入後所定期
    間前記ミユーテイング素子を動作させることによ
    つて信号伝送路を遮断せしめるミユーテイング回
    路において、前記微分回路とミユーテイング素子
    との間にツエナーダイオードを設け、電源電圧の
    変動にともない前記ミユーテイング素子が誤動作
    することを防止することができるように構成した
    ことを特徴とするミユーテイング回路。
JP9018982U 1982-06-18 1982-06-18 ミユ−テイング回路 Granted JPS58194547U (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP9018982U JPS58194547U (ja) 1982-06-18 1982-06-18 ミユ−テイング回路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP9018982U JPS58194547U (ja) 1982-06-18 1982-06-18 ミユ−テイング回路

Publications (2)

Publication Number Publication Date
JPS58194547U JPS58194547U (ja) 1983-12-24
JPS6316182Y2 true JPS6316182Y2 (ja) 1988-05-09

Family

ID=30098731

Family Applications (1)

Application Number Title Priority Date Filing Date
JP9018982U Granted JPS58194547U (ja) 1982-06-18 1982-06-18 ミユ−テイング回路

Country Status (1)

Country Link
JP (1) JPS58194547U (ja)

Also Published As

Publication number Publication date
JPS58194547U (ja) 1983-12-24

Similar Documents

Publication Publication Date Title
JPS6316182Y2 (ja)
US4634902A (en) Circuit arrangement capable of adjusting a threshold level of a differential transistor circuit
JPS6138643B2 (ja)
US4283793A (en) Muting signal generation circuit for an FM receiver
JPS6031315Y2 (ja) ラジオ受信機の雑音除去回路
JPS6223141Y2 (ja)
US4435844A (en) Remote control circuit
JPS6327479Y2 (ja)
JPH024500Y2 (ja)
JPS6046133A (ja) ラジオ受信機
JPS5850057B2 (ja) 送信機出力制御回路
JPS5832360Y2 (ja) Fmステレオ受信回路
JPS5924225Y2 (ja) テレビジヨン受像機のミユ−テイング回路
JPS596015Y2 (ja) 受信機
JPS6236366Y2 (ja)
JPS6345051Y2 (ja)
JPS6119529Y2 (ja)
JPH0311996Y2 (ja)
JPS6233399Y2 (ja)
JPH0212738Y2 (ja)
JPS6211088Y2 (ja)
JPH0370319A (ja) Fmマルチパス・ノイズ軽減回路
JPS609726Y2 (ja) レベル検出装置
JPS6223163Y2 (ja)
KR910001646Y1 (ko) 최대음량 출력회로