JPS609726Y2 - レベル検出装置 - Google Patents
レベル検出装置Info
- Publication number
- JPS609726Y2 JPS609726Y2 JP1976012567U JP1256776U JPS609726Y2 JP S609726 Y2 JPS609726 Y2 JP S609726Y2 JP 1976012567 U JP1976012567 U JP 1976012567U JP 1256776 U JP1256776 U JP 1256776U JP S609726 Y2 JPS609726 Y2 JP S609726Y2
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- reference voltage
- input signal
- output
- level
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Landscapes
- Measurement Of Current Or Voltage (AREA)
- Manipulation Of Pulses (AREA)
Description
【考案の詳細な説明】
本考案はレベル検出装置に関し特に搬送装置に於るパイ
ロットのレベル監視等に用いられ監視レベルがある規定
の低レベル以下又は高レベル以上に達した時その情報を
発するレベル検出装置に関するものである。
ロットのレベル監視等に用いられ監視レベルがある規定
の低レベル以下又は高レベル以上に達した時その情報を
発するレベル検出装置に関するものである。
従来のレベル検出装置に於ては低レベル側の検出及び高
レベル側の検出が各々別箇の回路であったりして回路構
成が冗長的で不経済であった。
レベル側の検出が各々別箇の回路であったりして回路構
成が冗長的で不経済であった。
他方回路構成が簡単なものは取扱いが面倒であるという
欠点を有していた。
欠点を有していた。
本考案の目的はかかる欠点を除去し簡単な回路構成で経
済的且つ取扱いが容易であるレベル検出装置を提供する
ことにある。
済的且つ取扱いが容易であるレベル検出装置を提供する
ことにある。
以下本考案の一実施例を図面を参照して詳細に説明する
。
。
第１図は本考案のレベル検出装置の回路図である。
図において差動入力端子１６，１７および差動出力端子
１８．１９を有する差動増幅器はトランジスタ１，２に
て構成される。
１８．１９を有する差動増幅器はトランジスタ１，２に
て構成される。
入力信号が標準レベルにあるときトランジスタ１はＯＮ
、２はＯＦＦになるようにバイアス用抵抗３゜４、５．
８． ９が設定されている。
、２はＯＦＦになるようにバイアス用抵抗３゜４、５．
８． ９が設定されている。
この差動増幅器の出力端子１８．１９にはダイオード６
．７からなるＯＲ回路が結合され、入力端子１７は第１
基準電圧用可変抵抗９に接続される。
．７からなるＯＲ回路が結合され、入力端子１７は第１
基準電圧用可変抵抗９に接続される。
一方スイツチング用トランジスタ１０のエミッタには第
２基準電圧用のツェナーダイオード１１が、コレクタに
は情報発生用のリレーコイルが、ベースには先のＯＲ回
路の出力がそれぞれ接続される。
２基準電圧用のツェナーダイオード１１が、コレクタに
は情報発生用のリレーコイルが、ベースには先のＯＲ回
路の出力がそれぞれ接続される。
次にこの回路の動作について説明する。
金入力信号■１Ｎが標準レベルより下がった場合の動作
を考えると差動増巾器のバイアス電圧即ち第１基準電圧
（Ｖｓｌ）に比べて入力信号Ｖ ＋ Ｎが低くなると差
動増巾器は急速に反転しトランジスタ１はＯＦＦ、 ト
ランジスタ２はＯＮとなる。
を考えると差動増巾器のバイアス電圧即ち第１基準電圧
（Ｖｓｌ）に比べて入力信号Ｖ ＋ Ｎが低くなると差
動増巾器は急速に反転しトランジスタ１はＯＦＦ、 ト
ランジスタ２はＯＮとなる。
この時のトランジスタ２のコレクタ電圧■。
は上昇しトランジスタ１０のエミッタ電圧即ち第２基準
電圧（■Ｓ□）より高くなってトランジスタ１０はＯＮ
Ｌリレー捲線１３に電流が流れリレーは動作する。
電圧（■Ｓ□）より高くなってトランジスタ１０はＯＮ
Ｌリレー捲線１３に電流が流れリレーは動作する。
従ってリレー接点１４は閉じ出力を出力端子５に出す。
即ち入力信号が低くなったという情報が得られる。
一方入力信号ＶＩＮが標準レベルより高くなった場合を
考えるとトランジスタ１のコレクタ’［圧Ｖ。
考えるとトランジスタ１のコレクタ’［圧Ｖ。
は入力信号ＶＩＮの変化に応じて上昇し■。〉■、２十
ＶＢＥとなった時点でトランジスタ１０はＯＮとなり上
記の場合と同様に出力が発生される。
ＶＢＥとなった時点でトランジスタ１０はＯＮとなり上
記の場合と同様に出力が発生される。
第２，３図は更に説明を補促するもので第２図に於ては
入力信号■！Ｎと差動増巾器に接続されているオア回路
出力■。
入力信号■！Ｎと差動増巾器に接続されているオア回路
出力■。
との関係を示すものである。
入力信号ＶＩＮが標準レベルＮ点より移動しＶ、或はＶ
Ｈ点に達すると何れの場合でもＶｃは■。
Ｈ点に達すると何れの場合でもＶｃは■。
〉■８□十ＶＢ、となってスイッチングトランジスタ１
０はＯＮして出力が発生する。
０はＯＮして出力が発生する。
但し、Ｖｔ、点はＶＩＮがＶｓ□を越した時差動増巾器
が瞬間反転し■。
が瞬間反転し■。
＞Ｖ、２＋Ｖ８゜を満足させ出力させる点であるのでこ
のＶ ｓ １を可変抵抗器９により調整することにより
■し点の設定が行なわれる。
のＶ ｓ １を可変抵抗器９により調整することにより
■し点の設定が行なわれる。
一方ＶＨ点は■。を直接可変抵抗器４により調整するこ
とにより設定が行なわれる。
とにより設定が行なわれる。
これ等の設定は相互に何ら干渉なく箇別に行なえること
がこの図から分かる第３図はＶＩＮと出力との総括的関
係を表すもので以上の説明で明らかの如く■、〉ＶｒＮ
＞Ｖ＋−＋の領域では出力は１− ＶＬ＜ＶＩＮ＜ＶＨ
の領域では出力は０となることを示す。
がこの図から分かる第３図はＶＩＮと出力との総括的関
係を表すもので以上の説明で明らかの如く■、〉ＶｒＮ
＞Ｖ＋−＋の領域では出力は１− ＶＬ＜ＶＩＮ＜ＶＨ
の領域では出力は０となることを示す。
以上のべたように本考案によれば比較的簡単な回路構成
で必要な機能を有し且つ初期調整の必要もなく動作点の
設定も個別に行え簡単で使い易いレベル検出装置が実現
出来る。
で必要な機能を有し且つ初期調整の必要もなく動作点の
設定も個別に行え簡単で使い易いレベル検出装置が実現
出来る。
第１図は本考案によるレベル検出装置の基本的回路図、
第２図は本装置に於る入力信号レベルに対する差動増巾
器のオア回路出力の特性図を示すものである。 第３図は本装置に於る入力信号レベルに対する出力特性
を示す。 内因に於てＶＩＮは入力信号レベル、Ｖｃは差動増巾器
オア回路出力、ＶＢｌは第１基準電圧、■ｓ２は第２基
準電圧、１５は出力端子である。
第２図は本装置に於る入力信号レベルに対する差動増巾
器のオア回路出力の特性図を示すものである。 第３図は本装置に於る入力信号レベルに対する出力特性
を示す。 内因に於てＶＩＮは入力信号レベル、Ｖｃは差動増巾器
オア回路出力、ＶＢｌは第１基準電圧、■ｓ２は第２基
準電圧、１５は出力端子である。
Claims (1)
- 入力信号がベースに与えられる第１のトランジスタと予
め定めた第１の基準電圧がベースに与えられた第２のト
ランジスタとがエミッタ結合された構成を有しかつ前記
第１の基準電圧以上の入力信号が与えられているときに
は前記第１のトランジスタが導通状態となり前記第１の
基準電圧より低い入力信号が与えられているときには前
記第２のトランジスタが導通状態となるようバイアスさ
れた構成を有する差動増幅器と、前記第１のトランジス
タのコレクタ出力と前記第２のトランジスタのコレクタ
出力との論理和をとる論理和回路と、該論理和回路の出
力が与えられ前記第１の基準電圧より高い第２の基準電
圧でバイアスされたスイッチング回路とから構成された
ことを特徴とするレベル検出回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1976012567U JPS609726Y2 (ja) | 1976-02-05 | 1976-02-05 | レベル検出装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1976012567U JPS609726Y2 (ja) | 1976-02-05 | 1976-02-05 | レベル検出装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS52103880U JPS52103880U (ja) | 1977-08-06 |
| JPS609726Y2 true JPS609726Y2 (ja) | 1985-04-05 |
Family
ID=28472893
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1976012567U Expired JPS609726Y2 (ja) | 1976-02-05 | 1976-02-05 | レベル検出装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS609726Y2 (ja) |
-
1976
- 1976-02-05 JP JP1976012567U patent/JPS609726Y2/ja not_active Expired
Also Published As
| Publication number | Publication date |
|---|---|
| JPS52103880U (ja) | 1977-08-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS63136712A (ja) | 差動比較回路 | |
| JPS58147215A (ja) | 自動利得制御装置 | |
| JPH04213211A (ja) | 電圧に制御される抵抗をもった回路 | |
| JP2676623B2 (ja) | ヒステリシス回路 | |
| JPS5834497Y2 (ja) | 過電流保護付定電圧回路 | |
| JPS6236146Y2 (ja) | ||
| JPS602672Y2 (ja) | 半導体集積回路装置 | |
| JPH0534028Y2 (ja) | ||
| JPH0513064Y2 (ja) | ||
| JPS6117628Y2 (ja) | ||
| JPH036036Y2 (ja) | ||
| JPS5933332U (ja) | 増幅回路 | |
| JPH021608Y2 (ja) | ||
| JP3166806B2 (ja) | 電流検出回路 | |
| JPS5982320U (ja) | テ−プレコ−ダ | |
| JPS5820938Y2 (ja) | メ−タ装置 | |
| JPH0115217Y2 (ja) | ||
| JPS5853414B2 (ja) | 信号検出回路 | |
| JPS5930331B2 (ja) | 自動利得制御装置 | |
| JPH06112792A (ja) | リセット回路 | |
| JPS5918549B2 (ja) | 無接点点火装置 | |
| JPH04262606A (ja) | トランジスタバイアス回路 | |
| JPS6124325A (ja) | スイツチング回路 | |
| JPH0442844B2 (ja) | ||
| JPH0548350A (ja) | アラーム機能付き出力バツフア回路 |