JPS6316663A - セルフアラインバイポ−ラトランジスタの製造方法 - Google Patents
セルフアラインバイポ−ラトランジスタの製造方法Info
- Publication number
- JPS6316663A JPS6316663A JP61161334A JP16133486A JPS6316663A JP S6316663 A JPS6316663 A JP S6316663A JP 61161334 A JP61161334 A JP 61161334A JP 16133486 A JP16133486 A JP 16133486A JP S6316663 A JPS6316663 A JP S6316663A
- Authority
- JP
- Japan
- Prior art keywords
- emitter
- base
- collector
- electrode
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Bipolar Transistors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
本発明は高周波特性に優れたセルファラインバイポーラ
トランジスタの製造方法に関するものである。
トランジスタの製造方法に関するものである。
従来の技術
従来のバイポーラトランジスタの代表的構造は、ｎ型シ
リコン基板の上に、エピタキシャル成長によって設けら
れたｎ＋コレクタと、そこに拡散によって設けられたｐ
型ベース、更にその上に拡散または合金によって設けら
れたｎ型エミフタからなる。
リコン基板の上に、エピタキシャル成長によって設けら
れたｎ＋コレクタと、そこに拡散によって設けられたｐ
型ベース、更にその上に拡散または合金によって設けら
れたｎ型エミフタからなる。
この例は同一の半導体材料すなわちシリコンを用いて、
エミッタ。ベース、コレクタを形成している。
エミッタ。ベース、コレクタを形成している。
ところで高周波特性に関係するトランジスタの動作速度
は、エミックーベース及びベース−コレクタ接合容量の
充放電の時定数と電子のエミッターコレクタ間走行時間
に依存する。
は、エミックーベース及びベース−コレクタ接合容量の
充放電の時定数と電子のエミッターコレクタ間走行時間
に依存する。
バイポーラトランジスタの最大発振周波数Ｆｍａｘは
Ｆｍａｘ −Ｆｔ／ （８πＲｂＣｃ）−・・−（
１１Ｆｔ；電流遮断周波数 Ｒｂ；ベース抵抗 ＣＣ；コレクタ容量 で表わされる。
１１Ｆｔ；電流遮断周波数 Ｒｂ；ベース抵抗 ＣＣ；コレクタ容量 で表わされる。
電流遮断周波数Ｆｔは、電子のエミッターコレクタ間走
行時間τと関係し以下のように表される。
行時間τと関係し以下のように表される。
Ｆ ｔ ＝ １／２ πｒ ・・・
・・・（２１τ＝ｒｅ ＋τ１）＋ｒｃ ＋τ ｃ
ｃ −−＋３）τｅ（エミッタ空乏層走行時
間） ＝ｒｅ （Ｃｃ＋Ｃｅ＋Ｃｐ） τｂ（ベース走行時間） τＣ（コレクタ走行時間） τｃｃ（コレクタ空乏層充電時間） −（Ｒｅ＋Ｒｃ）（Ｃｃ十Ｃｐ） 但し ｒｅｄエミッタ微分抵抗 Ｃｅ；エミッタ容量 Ｃｐｉ寄生容量 ＲｅＨエミッタを氏抗 ＲＣ；コレクタ抵抗 で表される。
・・・（２１τ＝ｒｅ ＋τ１）＋ｒｃ ＋τ ｃ
ｃ −−＋３）τｅ（エミッタ空乏層走行時
間） ＝ｒｅ （Ｃｃ＋Ｃｅ＋Ｃｐ） τｂ（ベース走行時間） τＣ（コレクタ走行時間） τｃｃ（コレクタ空乏層充電時間） −（Ｒｅ＋Ｒｃ）（Ｃｃ十Ｃｐ） 但し ｒｅｄエミッタ微分抵抗 Ｃｅ；エミッタ容量 Ｃｐｉ寄生容量 ＲｅＨエミッタを氏抗 ＲＣ；コレクタ抵抗 で表される。
したがって、エミッタ抵抗、ベース抵抗、コレクタ抵抗
および接合容量が小さいほど高周波特性は向上する。
および接合容量が小さいほど高周波特性は向上する。
ところで、エミッタをベースよりも禁制帯エネルギー幅
の大きい半導体を用いて形成したいわゆるヘテロ接合バ
イポーラトランジスタにすると、ベース抵抗を低くする
ことができ、高周波特性の優れたトランジスタの得られ
ることが知られている。
の大きい半導体を用いて形成したいわゆるヘテロ接合バ
イポーラトランジスタにすると、ベース抵抗を低くする
ことができ、高周波特性の優れたトランジスタの得られ
ることが知られている。
（例えば、米国特許２，５６９，３４７号、米国特許３
，４１３．り３３号、米国特許３．７８０．３５９号） これは材料を適当に選ぶことにより、エミッターベース
接合部のバンド構造を、電子に対してはあまり障壁にな
らず、ホールに対して大きな障壁となるように構成でき
ることによる。そのため、ベースのキャリア濃度（ホー
ル濃度）を非常に高くすることができる。したがって、
ベース抵抗を極端に小さくすることができ、その結果と
して最大発振周波数Ｆｍａｙの非常に大きな値が得られ
るものである。その代表的な例は、エミッタにＡ ｌ
ｗ Ｇ ａ Ｈ−ＸＡ ｓを、ベースとコレクタにＧａ
Ａｓを用いたものである。
，４１３．り３３号、米国特許３．７８０．３５９号） これは材料を適当に選ぶことにより、エミッターベース
接合部のバンド構造を、電子に対してはあまり障壁にな
らず、ホールに対して大きな障壁となるように構成でき
ることによる。そのため、ベースのキャリア濃度（ホー
ル濃度）を非常に高くすることができる。したがって、
ベース抵抗を極端に小さくすることができ、その結果と
して最大発振周波数Ｆｍａｙの非常に大きな値が得られ
るものである。その代表的な例は、エミッタにＡ ｌ
ｗ Ｇ ａ Ｈ−ＸＡ ｓを、ベースとコレクタにＧａ
Ａｓを用いたものである。
したがってエミッターベースにヘテロ接合を用いること
により、ベース抵抗を更に下げることができる。
により、ベース抵抗を更に下げることができる。
ベース抵抗は同じキャリア濃度であれば、ベース層が厚
いほどベース抵抗は低い、しかしベース厚みを厚くする
ことは電流遮断周波数の点からこのましくない。
いほどベース抵抗は低い、しかしベース厚みを厚くする
ことは電流遮断周波数の点からこのましくない。
ベース走行時間は、ベース厚みをキャリア速度で割った
ものであり、ベース厚みが厚いほど時間が長くなる。し
たがって、ベース層の厚みを増してベース抵抗を下げる
のは好ましくない、そこでとられる方法は、エミッタと
ベース電極の間をできるだけ短くする方法である。これ
によりベース抵抗のうち、外部ベース抵抗と呼ばれるエ
ミッターベース電極間の抵抗を下げることができる。ベ
ースの厚みが１０００人程度にまで薄くなってくると、
この外部ベース抵抗が非常に大きくなるためこの方法は
極めて有効である。
ものであり、ベース厚みが厚いほど時間が長くなる。し
たがって、ベース層の厚みを増してベース抵抗を下げる
のは好ましくない、そこでとられる方法は、エミッタと
ベース電極の間をできるだけ短くする方法である。これ
によりベース抵抗のうち、外部ベース抵抗と呼ばれるエ
ミッターベース電極間の抵抗を下げることができる。ベ
ースの厚みが１０００人程度にまで薄くなってくると、
この外部ベース抵抗が非常に大きくなるためこの方法は
極めて有効である。
ベース電極の形成は、通常ホトリソグラフィーによって
おこなわれる。ホトリソグラフィーの精度は通常の光を
用いた場合、１．０μｍが実用上の限界である。電子ビ
ーム等特殊な手段を用いても、０６２５μｍが限界であ
る。
おこなわれる。ホトリソグラフィーの精度は通常の光を
用いた場合、１．０μｍが実用上の限界である。電子ビ
ーム等特殊な手段を用いても、０６２５μｍが限界であ
る。
このリソグラフィーの限界を越えるために、セルファラ
インという手法がとられる。セルファラインという手法
を用いたバイポーラトランジスタの製造方法の従来例と
して、特開昭６１−４４４６１号公報がある。
インという手法がとられる。セルファラインという手法
を用いたバイポーラトランジスタの製造方法の従来例と
して、特開昭６１−４４４６１号公報がある。
この方法は以下の通りである。まずコレクタ、ベース、
エミッタをエピタキシャル成長させたのち、エミッタパ
ターンをつけ、エツチングによりベース層をだす、エミ
ッタ上のレジストを残したままＡｕＺｎを蒸着し、リフ
トオフでエミッタ部分のＡｕＺｎのみ除去する。この後
Ｓ ｉ Ｏ２膜を成長した後、エミッタ電極とベースの
オーミック電極をリフトオフで形成するものである。こ
の方法でベース電極とエミッターベース接合の間隅がセ
ルフアラインメントで決定されベース抵抗は著しく減少
する。
エミッタをエピタキシャル成長させたのち、エミッタパ
ターンをつけ、エツチングによりベース層をだす、エミ
ッタ上のレジストを残したままＡｕＺｎを蒸着し、リフ
トオフでエミッタ部分のＡｕＺｎのみ除去する。この後
Ｓ ｉ Ｏ２膜を成長した後、エミッタ電極とベースの
オーミック電極をリフトオフで形成するものである。こ
の方法でベース電極とエミッターベース接合の間隅がセ
ルフアラインメントで決定されベース抵抗は著しく減少
する。
しかしこの方法ではエミッタおよびコレクタ電極をあと
から別のマスクを用いて形成している。
から別のマスクを用いて形成している。
そのためデバイスの最小寸法はこのエミッタ電極の幅で
きまる。各接合容量はデバイスの面積に比例する。 ＋
１１〜（３）式よりわかるように、接合容量が小さいほ
ど高周波特性は良い、したがって、一般にデバイス寸法
は小さいほど好ましい、ところで通常のホトリソグラフ
ィーで考えた場合、この精度が１．０μｍであることを
考えると、エミッタ電極の幅が１．０μｍ、エミッタメ
サ部の幅が３．０μｍがデバイス最小寸法となる。した
がってこの方法では、これ以上小さなデバイスを得るこ
とは困難である。またコレクタ電極をあとから付けてお
りここでもマスク合セが必要なことから、デバイス寸法
の微小化は困難である。さらにデバイス寸法がμｍ程度
になってくると、電極のオーミックコンタクトが非常に
重要になってくる。オーミックコンタクトは電極面積に
反比例する。したがってエミッタ電極幅が小さいほどエ
ミッタ抵抗が大きくなる。またコレクタ電極面積が小さ
いはどコレクタ抵抗が大きくなる。エミッタおよびコレ
クタ抵抗の増大は（３）式かられかるように、高周波特
性を著しく損なう、したがってエミッターベース接合と
ベース電極をセルファラインで形成しただけでは、エミ
ッタおよびコレクタ抵抗が高い、デバイス寸法が小さく
できないなど、まだ特性として不十分である。
きまる。各接合容量はデバイスの面積に比例する。 ＋
１１〜（３）式よりわかるように、接合容量が小さいほ
ど高周波特性は良い、したがって、一般にデバイス寸法
は小さいほど好ましい、ところで通常のホトリソグラフ
ィーで考えた場合、この精度が１．０μｍであることを
考えると、エミッタ電極の幅が１．０μｍ、エミッタメ
サ部の幅が３．０μｍがデバイス最小寸法となる。した
がってこの方法では、これ以上小さなデバイスを得るこ
とは困難である。またコレクタ電極をあとから付けてお
りここでもマスク合セが必要なことから、デバイス寸法
の微小化は困難である。さらにデバイス寸法がμｍ程度
になってくると、電極のオーミックコンタクトが非常に
重要になってくる。オーミックコンタクトは電極面積に
反比例する。したがってエミッタ電極幅が小さいほどエ
ミッタ抵抗が大きくなる。またコレクタ電極面積が小さ
いはどコレクタ抵抗が大きくなる。エミッタおよびコレ
クタ抵抗の増大は（３）式かられかるように、高周波特
性を著しく損なう、したがってエミッターベース接合と
ベース電極をセルファラインで形成しただけでは、エミ
ッタおよびコレクタ抵抗が高い、デバイス寸法が小さく
できないなど、まだ特性として不十分である。
発明が解決しようとする問題点
このような従来の構成では、エミッタおよびコレクタ抵
抗が小さく、デバイス寸法が小さく、かつベース抵抗の
低いトランジスタを得ることが困難であり、高周波特性
の充分優れたものが得られない。
抗が小さく、デバイス寸法が小さく、かつベース抵抗の
低いトランジスタを得ることが困難であり、高周波特性
の充分優れたものが得られない。
本発明はかかる点に鑑みなされたもので、エミッタ（ま
たはコレクタ）−ベース接合とベース電極およびコレク
タ（またはエミッタ）−ベース接合とコレクタ（エミッ
タ）電極をセルファラインで形成すると同時にエミッタ
電極、ベース電極。
たはコレクタ）−ベース接合とベース電極およびコレク
タ（またはエミッタ）−ベース接合とコレクタ（エミッ
タ）電極をセルファラインで形成すると同時にエミッタ
電極、ベース電極。
コレクタ電極もすべてセルファラインで形成して、エミ
ッタ抵抗、ベース抵抗、コレクタ抵抗のすべてを同時に
低くするとともにデバイス寸法を微小化して接合容量を
小さくすることにより、高周波特性に優れたバイポーラ
トランジスタの構造を提供することを目的としている。
ッタ抵抗、ベース抵抗、コレクタ抵抗のすべてを同時に
低くするとともにデバイス寸法を微小化して接合容量を
小さくすることにより、高周波特性に優れたバイポーラ
トランジスタの構造を提供することを目的としている。
問題点を解決するための手段
少なくともコレクタ（またはエミッタ）Ｎ、ベース層お
よびエミッタ（またはコレクタ）層をこの順に有する半
導体基板において、前記エミッタ（またはコレクタ）層
の上に、エミッタ（またはコレクタ）電極を形成した後
、レジストを塗布し、エミッタ（またはコレクタ）メサ
パターンを残して、露光、現像後、エミッタ（またはコ
レクタ）部を除く部分の前記電極をエツチングにより除
去し、更に湿式エツチングによって前記ベース層を露出
させると共に、前記エミッタ（またはコレクタ）を前記
レジストよりも内部に後退させてひさしを形成し、その
上からベース電極を真空蒸着した後、前記レジストを溶
剤で除去することによって、前記エミッタ（またはコレ
クタ）上に蒸着されたベース電極用金属を除去した後、
ベースメサパターンを残して、露光、現像後、ベース部
を除く部分の前記電極をエツチングにより除去し、更に
湿式エツチングによって前記コレクタ（またはエミッタ
）Ｎを露出させると共に、前記ベースを前記レジストよ
りも内部に後退させてひさしを形成し、その上からコレ
クタ（またはエミッタ）電極を真空蒸着した後、前記レ
ジストを溶剤で除去することによって、前記ベース上に
蒸着されたコレクタ（またはエミッタ）電極用金属を除
去することにより、エミッタ、ベース、コレクタ電極お
よびエミッタ（またはコレクタ）−ベース接合−ベース
電極、コレクタ（またはエミッタ）−ベース接合−コレ
クタ（またはエミッタ）電極をセルファラインで形成す
ることによって、エミッタ抵抗、ベース抵抗、およびコ
レクタ抵抗の極めて低い、かつデバイス寸法の小さい、
高周波特性に優れたバイポーラトランジスタを提供する
ものである。
よびエミッタ（またはコレクタ）層をこの順に有する半
導体基板において、前記エミッタ（またはコレクタ）層
の上に、エミッタ（またはコレクタ）電極を形成した後
、レジストを塗布し、エミッタ（またはコレクタ）メサ
パターンを残して、露光、現像後、エミッタ（またはコ
レクタ）部を除く部分の前記電極をエツチングにより除
去し、更に湿式エツチングによって前記ベース層を露出
させると共に、前記エミッタ（またはコレクタ）を前記
レジストよりも内部に後退させてひさしを形成し、その
上からベース電極を真空蒸着した後、前記レジストを溶
剤で除去することによって、前記エミッタ（またはコレ
クタ）上に蒸着されたベース電極用金属を除去した後、
ベースメサパターンを残して、露光、現像後、ベース部
を除く部分の前記電極をエツチングにより除去し、更に
湿式エツチングによって前記コレクタ（またはエミッタ
）Ｎを露出させると共に、前記ベースを前記レジストよ
りも内部に後退させてひさしを形成し、その上からコレ
クタ（またはエミッタ）電極を真空蒸着した後、前記レ
ジストを溶剤で除去することによって、前記ベース上に
蒸着されたコレクタ（またはエミッタ）電極用金属を除
去することにより、エミッタ、ベース、コレクタ電極お
よびエミッタ（またはコレクタ）−ベース接合−ベース
電極、コレクタ（またはエミッタ）−ベース接合−コレ
クタ（またはエミッタ）電極をセルファラインで形成す
ることによって、エミッタ抵抗、ベース抵抗、およびコ
レクタ抵抗の極めて低い、かつデバイス寸法の小さい、
高周波特性に優れたバイポーラトランジスタを提供する
ものである。
作用
本発明は上記した方法により、エミッタ抵抗、ベース抵
抗及びコレクタ抵抗が小さく、かつデバイス寸法を小さ
くできるので高周波特性が著しく改善される。
抗及びコレクタ抵抗が小さく、かつデバイス寸法を小さ
くできるので高周波特性が著しく改善される。
実施例
第１図は本発明の構造の一実施例を示したものである。
第１図において、ｌは半絶縁性ＧａＡｓ基板、２はｎ生
型ＧａＡｓコレクタ１層（電極取出し層）、３はｎ型Ｇ
ａＡｓコレクタ２層、４はｐ型ＧａＡｓベース層、５は
ｎ型Ａ ｊ！ ｘ Ｇ ａ １− Ｘ Ａ ５（Ｘ＝０
．３）エミッタ１層、６はｎ生型ＧａＡｓエミンタ２層
（電極取出し層）、７はコレクタ電極、８はベース電極
、９はエミッタ電極である。
型ＧａＡｓコレクタ１層（電極取出し層）、３はｎ型Ｇ
ａＡｓコレクタ２層、４はｐ型ＧａＡｓベース層、５は
ｎ型Ａ ｊ！ ｘ Ｇ ａ １− Ｘ Ａ ５（Ｘ＝０
．３）エミッタ１層、６はｎ生型ＧａＡｓエミンタ２層
（電極取出し層）、７はコレクタ電極、８はベース電極
、９はエミッタ電極である。
各層の厚みは、半絶縁性ＧａＡｓ基板ｌが４００μｍ、
ｎ＋型ＧａＡｓコレクタ１層２が４０００人、ｎ型Ｇａ
Ａｓコレクタ２層３が４０００人、ｐ型ＧａＡｓベース
１７５４が１０００人、ｎ型ＡｌｘＧａ、−ＸＡｓエミ
ンタ１７１５は１０００人、電極取出し用ｎ生型ＧａＡ
ｓエミッタ２層６は１０００人である。ｎ中型ＧａＡｓ
コレタフ１層２〜ｎ十型ＧａＡｓエミッタ２Ｎ、６の各
層は、分子線エピタキシー（ＭＢＥ）によりて形成され
た。
ｎ＋型ＧａＡｓコレクタ１層２が４０００人、ｎ型Ｇａ
Ａｓコレクタ２層３が４０００人、ｐ型ＧａＡｓベース
１７５４が１０００人、ｎ型ＡｌｘＧａ、−ＸＡｓエミ
ンタ１７１５は１０００人、電極取出し用ｎ生型ＧａＡ
ｓエミッタ２層６は１０００人である。ｎ中型ＧａＡｓ
コレタフ１層２〜ｎ十型ＧａＡｓエミッタ２Ｎ、６の各
層は、分子線エピタキシー（ＭＢＥ）によりて形成され
た。
次に本−実施例の素子の製造方法について述べる。第２
図に示すように、まず半絶縁性ＧａＡｓ基板１の上に分
子線エピタキシーにより、ｎｆ型Ｃ；ａＡｓコレクタ１
層２、ｎ型ＧａＡｓｒレクタ２層３、ｐ型ＧａＡｓベー
ス１層４、ｎ型Ａｊ！ｘＧａｌ−ＸＡＳエミッタ１Ｉｉ
５．ｎ＋型ＧａＡｓエミッタ２ＪＷ６の各層を所定の厚
みに形成した。
図に示すように、まず半絶縁性ＧａＡｓ基板１の上に分
子線エピタキシーにより、ｎｆ型Ｃ；ａＡｓコレクタ１
層２、ｎ型ＧａＡｓｒレクタ２層３、ｐ型ＧａＡｓベー
ス１層４、ｎ型Ａｊ！ｘＧａｌ−ＸＡＳエミッタ１Ｉｉ
５．ｎ＋型ＧａＡｓエミッタ２ＪＷ６の各層を所定の厚
みに形成した。
次に真空蒸着法によりＡｕＧｅ膜９を ５００人の厚み
に形成した。次に通常のホトリソグラフィー法によりエ
ミッタメサ部にレジストマスクを形成し、このレジスト
マスクによって、第３図に示すように、ＡｕＧｅ膜９、
ｎ十型ＧａＡｓ６およびＡｔ’ｘＧａ１−ＸＡｓ層５部
をエツチングして、エミックメサパターンを残し、ベー
スＮ４の一部を露出させたｍ Ａ ｕ Ｇ ｅ膜のエツ
チングはよう素（■）、よう化カリウム（Ｋ１）、の水
溶液でおこなった＊ Ｇ ａ Ａ ｓおよびＡｌｘＧａ
、−ＸＡｓのエツチングは、硫酸（Ｈ２Ｓ０４）−過酸
化水素（Ｈ２０□）−Ｈ，Ｏ混合液を用いて行なった。
に形成した。次に通常のホトリソグラフィー法によりエ
ミッタメサ部にレジストマスクを形成し、このレジスト
マスクによって、第３図に示すように、ＡｕＧｅ膜９、
ｎ十型ＧａＡｓ６およびＡｔ’ｘＧａ１−ＸＡｓ層５部
をエツチングして、エミックメサパターンを残し、ベー
スＮ４の一部を露出させたｍ Ａ ｕ Ｇ ｅ膜のエツ
チングはよう素（■）、よう化カリウム（Ｋ１）、の水
溶液でおこなった＊ Ｇ ａ Ａ ｓおよびＡｌｘＧａ
、−ＸＡｓのエツチングは、硫酸（Ｈ２Ｓ０４）−過酸
化水素（Ｈ２０□）−Ｈ，Ｏ混合液を用いて行なった。
ＧａＡｓ基板として、（１００）を用い、矩形エミッタ
の辺の方向を、ＧａＡｓ結晶軸＜１１０＞方向に４５度
の角度になるように配置してエツチングした結果、第３
図に示すようにその断面部をほぼ垂直の形にエツチング
することができた。またレジストおよびＡｕＧｅ電極の
端の部分直下では、Ｇａｐｓ、ＡＺ ｘＧａｌ−ＸＡｓ
のサイドエッチにより、レジストおよびＡｕＧｅの短か
いひさしが形成されている。
の辺の方向を、ＧａＡｓ結晶軸＜１１０＞方向に４５度
の角度になるように配置してエツチングした結果、第３
図に示すようにその断面部をほぼ垂直の形にエツチング
することができた。またレジストおよびＡｕＧｅ電極の
端の部分直下では、Ｇａｐｓ、ＡＺ ｘＧａｌ−ＸＡｓ
のサイドエッチにより、レジストおよびＡｕＧｅの短か
いひさしが形成されている。
次にこの上からＡｕを５００人、第４図に示すように真
空蒸着した。第４図において、８”はレジスト１０上に
真空蒸着されたＡｕである。ＡｕＧｅおよびレジストの
ひさしのため、分子がほぼ直線的にとんでくる真空蒸着
法を用いれば、Ａｕ膜はれ中型ＧａＡｓエミッタ２層に
は付着しない。次にアセトンによりレジストを除去して
その上に蒸着されたＡｕを除去した。
空蒸着した。第４図において、８”はレジスト１０上に
真空蒸着されたＡｕである。ＡｕＧｅおよびレジストの
ひさしのため、分子がほぼ直線的にとんでくる真空蒸着
法を用いれば、Ａｕ膜はれ中型ＧａＡｓエミッタ２層に
は付着しない。次にアセトンによりレジストを除去して
その上に蒸着されたＡｕを除去した。
次にこの手順を繰り返した。すなわち通常のホトリソグ
ラフィー法によりベースメサ部にレジストマスクを形成
し、このレジストマスクによって、第５図に示すように
、Ａｕ膜８、ｐ生型ＣａＡｓ４およびｎ −Ｇ ａ Ａ
ｓ ＦＪ ３部をエツチングして、ベースメサパター
ンを残し、コレクタ１ （電極取出し）層ｌの一部を露
出させた＊Ａｕｌ！Ｊのエツチングは同様に、よう素（
り、よう化カリウム（Ｋ１）、の水溶液でおこなったａ
Ｇ ａ Ａ ｓのエツチングも同様に、硫酸（Ｈ２Ｓ
Ｏ，）−過酸化水素（Ｈ２Ｏ，）−８２０混合液を用い
て行なった。その結果第３図の場合と同様にその断面部
をほぼ垂直の形にエツチングすることができた。またレ
ジストおよびＡｕ電極の端の部分直下では、ＣｒａＡｓ
ｓのサイドエッチにより、レジストおよびＡｕの短いひ
さしが形成されている。
ラフィー法によりベースメサ部にレジストマスクを形成
し、このレジストマスクによって、第５図に示すように
、Ａｕ膜８、ｐ生型ＣａＡｓ４およびｎ −Ｇ ａ Ａ
ｓ ＦＪ ３部をエツチングして、ベースメサパター
ンを残し、コレクタ１ （電極取出し）層ｌの一部を露
出させた＊Ａｕｌ！Ｊのエツチングは同様に、よう素（
り、よう化カリウム（Ｋ１）、の水溶液でおこなったａ
Ｇ ａ Ａ ｓのエツチングも同様に、硫酸（Ｈ２Ｓ
Ｏ，）−過酸化水素（Ｈ２Ｏ，）−８２０混合液を用い
て行なった。その結果第３図の場合と同様にその断面部
をほぼ垂直の形にエツチングすることができた。またレ
ジストおよびＡｕ電極の端の部分直下では、ＣｒａＡｓ
ｓのサイドエッチにより、レジストおよびＡｕの短いひ
さしが形成されている。
次にこの上からＡｕＧｅを５００人、第６図に示すよう
に真空蒸着した。第６図において、７゜はレジメ゛ト１
０”上に真空蒸着されたＡｕＧａである。Ａｕおよびレ
ジストのひさしのため、分子がほぼ直線的にとんでくる
真空蒸着法を用いれば、ＡｕＧｅ膜はｐ生型ＧａＡｓベ
ース層には付着しない０次にアセトンによりレジストを
除去してその上に蒸着されたＡｕＧｅを除去した。
に真空蒸着した。第６図において、７゜はレジメ゛ト１
０”上に真空蒸着されたＡｕＧａである。Ａｕおよびレ
ジストのひさしのため、分子がほぼ直線的にとんでくる
真空蒸着法を用いれば、ＡｕＧｅ膜はｐ生型ＧａＡｓベ
ース層には付着しない０次にアセトンによりレジストを
除去してその上に蒸着されたＡｕＧｅを除去した。
次に同様のエツチングおよびホトリソグラフィーで、コ
レクタメサ部を除いてエツチングしトランジスタパター
ンを形成した。
レクタメサ部を除いてエツチングしトランジスタパター
ンを形成した。
１瓢←Ｈ←影
本−実施例の構造のエミッタ電極、ベース電極およびコ
レクタ電極は、セルファラインによりそれぞれエミッタ
メサ部、エミッタメサ部を除くベースメサ部およびベー
スメサ部を除くコレクタメサ部の全面についている。コ
ンタクト抵抗は電極の面積に反比例するので、このよう
な構造により、各メサ部面積に対して、各コンタクト抵
抗を最小にすることができる。さらに各電極と各メサ部
のマスク合せの必要性がないため、各メサ部の面積をホ
トリソグラフィーの最小寸法にまで小さくすることがで
きる。
レクタ電極は、セルファラインによりそれぞれエミッタ
メサ部、エミッタメサ部を除くベースメサ部およびベー
スメサ部を除くコレクタメサ部の全面についている。コ
ンタクト抵抗は電極の面積に反比例するので、このよう
な構造により、各メサ部面積に対して、各コンタクト抵
抗を最小にすることができる。さらに各電極と各メサ部
のマスク合せの必要性がないため、各メサ部の面積をホ
トリソグラフィーの最小寸法にまで小さくすることがで
きる。
さらにエミッターベース接合とベース電極がセルファラ
インで形成されているため、ベース抵抗を著しく小さく
することができる。
インで形成されているため、ベース抵抗を著しく小さく
することができる。
さらにコレクターベース接合とコレクタ電極がセルファ
ラインで形成されているため、コレクタの電極から接合
部までの抵抗すなわち外部コレクタ抵抗を著しく小さく
することができる。
ラインで形成されているため、コレクタの電極から接合
部までの抵抗すなわち外部コレクタ抵抗を著しく小さく
することができる。
本−実施例の方法で、単にエミッタとコレクタをおきか
えて作れば、全く同様のプロセスでエミッタの外部抵抗
を小さくすることができる。エミッタおよびコレクタ抵
抗の効果は、（３）式かられかるように同じであり、こ
のようにコレクタが上にくる構造であってもほぼ同様の
効果が得られる。
えて作れば、全く同様のプロセスでエミッタの外部抵抗
を小さくすることができる。エミッタおよびコレクタ抵
抗の効果は、（３）式かられかるように同じであり、こ
のようにコレクタが上にくる構造であってもほぼ同様の
効果が得られる。
またこの場合には、直接的にはコレクターベース接合と
ベース電極がセルファラインとなるが、この時実質的に
電子がエミッタから注入されるのは、このコレクタ直下
のエミッターベース接合であり、したがってエミッター
ベース接合とベース電極をセルファラインにしたのとほ
ぼ類似に効果が得られる０以上のことからコレクタとエ
ミッタを置き換えて作ってもほぼ同様の効果が得られ、
高周波特性が改善される。
ベース電極がセルファラインとなるが、この時実質的に
電子がエミッタから注入されるのは、このコレクタ直下
のエミッターベース接合であり、したがってエミッター
ベース接合とベース電極をセルファラインにしたのとほ
ぼ類似に効果が得られる０以上のことからコレクタとエ
ミッタを置き換えて作ってもほぼ同様の効果が得られ、
高周波特性が改善される。
本−実施例では、ヘテロ接合バイポーラトランジスタの
特徴を生かして、ベースｆＪ ｈ５のキャリア濃度を極
めて高くしている（実施例では１・１０”／−のキャリ
ア濃度を用いた）ため、ベース層厚みを１０００人と薄
くしても充分ベース抵抗は低い値となる。
特徴を生かして、ベースｆＪ ｈ５のキャリア濃度を極
めて高くしている（実施例では１・１０”／−のキャリ
ア濃度を用いた）ため、ベース層厚みを１０００人と薄
くしても充分ベース抵抗は低い値となる。
本−実施例で得られたヘテロ接合トランジスタは予想さ
れたように以下の特徴を示した。エミッタ幅３μｍのト
ランジスタの場合、まずエミッタ電極がエミッタメサ部
にセルフ７ラインで形成されたので、エミッタ抵抗がセ
ルファラインでない場合の約１／３となった。さらにエ
ミッターベース接合とベース電極間がセルファラインで
形成されたため、この間隔を０．１μｍで形成すること
ができた。これによりセルファラインを用いない場合に
比べ、ベース抵抗を１１５にできた。またコレクタ電極
をコレクタメサ上にセルファラインで形成し、コレクタ
・−ベース接合−コレクタ電極をセルファラインで形成
したことから、コレクタ抵抗を１／２にできた。またト
ランジスタのパターンを１／２にできた。これにより電
流遮断周波数Ｆｔは約４０％、最大発振周波数Ｆ ｗａ
ｘは、約３．０倍に向上した。
れたように以下の特徴を示した。エミッタ幅３μｍのト
ランジスタの場合、まずエミッタ電極がエミッタメサ部
にセルフ７ラインで形成されたので、エミッタ抵抗がセ
ルファラインでない場合の約１／３となった。さらにエ
ミッターベース接合とベース電極間がセルファラインで
形成されたため、この間隔を０．１μｍで形成すること
ができた。これによりセルファラインを用いない場合に
比べ、ベース抵抗を１１５にできた。またコレクタ電極
をコレクタメサ上にセルファラインで形成し、コレクタ
・−ベース接合−コレクタ電極をセルファラインで形成
したことから、コレクタ抵抗を１／２にできた。またト
ランジスタのパターンを１／２にできた。これにより電
流遮断周波数Ｆｔは約４０％、最大発振周波数Ｆ ｗａ
ｘは、約３．０倍に向上した。
さらに通常の光を用いたホトリソグラフィーでも、エミ
ッタ幅１．０μｍの微小デバイスを作ることができた。
ッタ幅１．０μｍの微小デバイスを作ることができた。
本−実施例では、エミッターベース接合とベース電極間
の間隔は０．１μｍと極めて短くすることができた。こ
の間隔はエミッタＩＮおよびエミッタ２層のサイドエツ
チングに依存する。したがって、エミッタ１層とエミッ
タ２Ｎの厚みをかえることによって制御することができ
る。基板に（ｌ ＯＯ）のＧａＡｓを用い、はぼ矩形の
エミッタメサの辺の方向を、ＧａＡｓの結晶軸方位＜１
１０＞方向に４５度の方向になるように配置し、硫酸−
過酸化水素系のエツチング１夜を用いることにより、サ
イドエツチングの断面をほぼ垂直にすることができた。
の間隔は０．１μｍと極めて短くすることができた。こ
の間隔はエミッタＩＮおよびエミッタ２層のサイドエツ
チングに依存する。したがって、エミッタ１層とエミッ
タ２Ｎの厚みをかえることによって制御することができ
る。基板に（ｌ ＯＯ）のＧａＡｓを用い、はぼ矩形の
エミッタメサの辺の方向を、ＧａＡｓの結晶軸方位＜１
１０＞方向に４５度の方向になるように配置し、硫酸−
過酸化水素系のエツチング１夜を用いることにより、サ
イドエツチングの断面をほぼ垂直にすることができた。
その場合のサイドエツチングの長さは、はぼエミッタ１
層およびエミ、り２層の厚みの半分となる。本−実施例
では、この厚みが２０００人であり、その結果、サイド
エツチングの長さが約１０００人（０，１μｍ）となっ
た。この厚みをさらに薄くすれば、エミッターベース接
合−ベース電極間隔をさらに短くすることができる。こ
れによりベース抵抗をさらに下げることが可能である。
層およびエミ、り２層の厚みの半分となる。本−実施例
では、この厚みが２０００人であり、その結果、サイド
エツチングの長さが約１０００人（０，１μｍ）となっ
た。この厚みをさらに薄くすれば、エミッターベース接
合−ベース電極間隔をさらに短くすることができる。こ
れによりベース抵抗をさらに下げることが可能である。
すなわちエミッタ層の厚みを変えることにより、このセ
ルファラインの間隔を数μｍから原理的には０μｍまで
ほぼ任意に制御することができる。
ルファラインの間隔を数μｍから原理的には０μｍまで
ほぼ任意に制御することができる。
このことはコレクターヘース接合とコレクタ取揃間隔に
ついても同様である。
ついても同様である。
エミッタメサ部矩形直線部の結晶方位を他の方向に選ぶ
と、サイドエツチングされた断面部は、−Ｓには垂直と
ならない。この場合には真空蒸着されたベース電極材料
がエミッタのサイドエツチングされた部分に付着しやす
く、安定してエミッターベース接合−ベース電極間隔を
制御することが難しい。
と、サイドエツチングされた断面部は、−Ｓには垂直と
ならない。この場合には真空蒸着されたベース電極材料
がエミッタのサイドエツチングされた部分に付着しやす
く、安定してエミッターベース接合−ベース電極間隔を
制御することが難しい。
本−実施例では、エミッタ電極もひさしを形成している
が、レジストのひさしがあれば本−実施例の効果は得ら
れる。
が、レジストのひさしがあれば本−実施例の効果は得ら
れる。
本−実施例では、エミッタ幅３μｍのトランジスタで９
０％以上の歩留りが得られたが、他の結晶軸方位を用い
た場合にはこれほど良い歩留りは得られなかった。
０％以上の歩留りが得られたが、他の結晶軸方位を用い
た場合にはこれほど良い歩留りは得られなかった。
木−実施例のようなサイドエツチングの効果を得るのは
、結晶方位とエツチング液の組合せを適当に選ぶことに
より始めて可能なものである。
、結晶方位とエツチング液の組合せを適当に選ぶことに
より始めて可能なものである。
１ｎＧａＡｓ、ＧａＡｓｐ等のｍ−ｖ化合物半導体材料
の場合、本−実施例で示した結晶方位とエツチング液を
用いることにより、同様にしてデバイスを形成すること
ができた。
の場合、本−実施例で示した結晶方位とエツチング液を
用いることにより、同様にしてデバイスを形成すること
ができた。
本−実施例ではエミッタ及びコレクタ電極にＡ ｕ Ｇ
ｅを用い、エツチング液として、ｌ−Ｋ１系を用いた
。電極として、他の合金、例えばＡｕＧｅＮ ｉなどを
用いても同様にデバイスを形成することができた。ベー
ス電極についても同様である。ＧａＡｓのオーミックコ
ンタクト材料として最も適当なものは金およびその合金
である。
ｅを用い、エツチング液として、ｌ−Ｋ１系を用いた
。電極として、他の合金、例えばＡｕＧｅＮ ｉなどを
用いても同様にデバイスを形成することができた。ベー
ス電極についても同様である。ＧａＡｓのオーミックコ
ンタクト材料として最も適当なものは金およびその合金
である。
金糸の材料のエツチング液としてはいわゆる王水と本実
施例のｌ−Ｋ１系以外に適当なものがない。
施例のｌ−Ｋ１系以外に適当なものがない。
王水の場合ＧａＡｓも激しくエツチングされてしまうた
め適当でなかった。１−Ｋｌ系の場合、真空蒸着のさい
の基ｖｉ、’ｔｌＡ度が極めて重要であることがわかっ
た。基板温度が１５０度Ｃをこえると、ＧａＡｓと金の
反応が起こり本−実施例のように金糸材料のみをエツチ
ングして除去することはできなかった。したがって、電
極を真空蒸着で形成する時基板温度は１５０度Ｃ以下で
なければならない。本発明における電極のセルファライ
ンは、ＴＬ極を真空蒸着する時、基板温度が１５０度Ｃ
以下であればｌ−Ｋ１系エツチング液を用いることによ
り、金糸材料のみをエツチングしＱａＡｓエミッタの表
面でエツチングをとめられることを見出したことにより
始めて可能となったものである。
め適当でなかった。１−Ｋｌ系の場合、真空蒸着のさい
の基ｖｉ、’ｔｌＡ度が極めて重要であることがわかっ
た。基板温度が１５０度Ｃをこえると、ＧａＡｓと金の
反応が起こり本−実施例のように金糸材料のみをエツチ
ングして除去することはできなかった。したがって、電
極を真空蒸着で形成する時基板温度は１５０度Ｃ以下で
なければならない。本発明における電極のセルファライ
ンは、ＴＬ極を真空蒸着する時、基板温度が１５０度Ｃ
以下であればｌ−Ｋ１系エツチング液を用いることによ
り、金糸材料のみをエツチングしＱａＡｓエミッタの表
面でエツチングをとめられることを見出したことにより
始めて可能となったものである。
本−実施例では、電極取出しのためのコレツク１層およ
びエミッタ２層を設けたがトランジスタの動作としては
本質的なものではなく、コレクタ層およびエミッタ層さ
えあればよいことは明らかである。
びエミッタ２層を設けたがトランジスタの動作としては
本質的なものではなく、コレクタ層およびエミッタ層さ
えあればよいことは明らかである。
また本−実施例では、半導体としてＱａ７１．ｓ −Ａ
１ ｘ Ｇ ａ ！−Ｘ Ａ ｓを用いたが、他の半
導体材料、例えばＩｎＣ；ａＡｓ、ＧａＡｓｐ等他のｌ
等地−Ｖ化合物半導体を用いても作成することができる
。またＡ１）；度として、ｘ＝０．３を用いたが、これ
はＯ〜１の範囲で任意に選ぶことができる。
１ ｘ Ｇ ａ ！−Ｘ Ａ ｓを用いたが、他の半
導体材料、例えばＩｎＣ；ａＡｓ、ＧａＡｓｐ等他のｌ
等地−Ｖ化合物半導体を用いても作成することができる
。またＡ１）；度として、ｘ＝０．３を用いたが、これ
はＯ〜１の範囲で任意に選ぶことができる。
本−実施例ではエミソク、コレクタをｎ型に、ベースを
ｐ型にしたが、エミッタ、コレクタをｐ型に、ベースを
ｎ型にすることもできる。
ｐ型にしたが、エミッタ、コレクタをｐ型に、ベースを
ｎ型にすることもできる。
本−実施例では、基板側にコレクタを、上部にエミッタ
を形成したが、前述した如く同様の製造方法により基板
側に工゛ミッタを、上部にコレクタを形成することもで
きる。この場合にもコレクタ抵抗を小さくでき、高周波
特性を改善できること以上述べた如く、本発明は、エミ
ッタ電極、ベース電極、コレクタ電ｉを各メサ部にセル
ファラインで形成するとともに、各接合部と電極間隔も
セルファラインで形成されていることにより、エミッタ
、ベース、コレクタのすべての抵抗を下げると同時に、
デバイス寸法の微小化を可能とし、これによって高周波
特性に優れたバイポーラトランジスタを、提供するもの
である。
を形成したが、前述した如く同様の製造方法により基板
側に工゛ミッタを、上部にコレクタを形成することもで
きる。この場合にもコレクタ抵抗を小さくでき、高周波
特性を改善できること以上述べた如く、本発明は、エミ
ッタ電極、ベース電極、コレクタ電ｉを各メサ部にセル
ファラインで形成するとともに、各接合部と電極間隔も
セルファラインで形成されていることにより、エミッタ
、ベース、コレクタのすべての抵抗を下げると同時に、
デバイス寸法の微小化を可能とし、これによって高周波
特性に優れたバイポーラトランジスタを、提供するもの
である。
第１図は本発明の一実施例の構造図、第２図〜第６図は
本発明の構造を実現するための製造途中の構造図である
。 １・・・・・・半絶縁性ＧａＡｓ基板、２・・・・・・
ｎ＋ＧａＡｓコレクタ（またはエミッタ）１層（電極取
出し層）、３・・・・・・ｎ型ＣｒａＡｓコレクタ（ま
たはエミッタ）２層、４・・・・・・ｐ型ＧａＡｓベー
ス層、５・・・・・・ｎ型ＧａＡｓエミッタ（またはコ
レクタ）１層、６・・・・・・ｎ生型ＧａＡｓエミフタ
（またはコレクタ）２層（電極取出し層）、７・・・・
・・コレクタ（またはエミッタ）電極、８・・・・・・
ベース電極、９・・・・・・エミッタ（またはコレクタ
）電極、１０・・・・・・レジスト。 代理人の氏名 弁理士 中尾敏男 はか１名ノー°−１
ま石に 針−乍−ス 第 ２ 図 第５図 第６図 ７′
本発明の構造を実現するための製造途中の構造図である
。 １・・・・・・半絶縁性ＧａＡｓ基板、２・・・・・・
ｎ＋ＧａＡｓコレクタ（またはエミッタ）１層（電極取
出し層）、３・・・・・・ｎ型ＣｒａＡｓコレクタ（ま
たはエミッタ）２層、４・・・・・・ｐ型ＧａＡｓベー
ス層、５・・・・・・ｎ型ＧａＡｓエミッタ（またはコ
レクタ）１層、６・・・・・・ｎ生型ＧａＡｓエミフタ
（またはコレクタ）２層（電極取出し層）、７・・・・
・・コレクタ（またはエミッタ）電極、８・・・・・・
ベース電極、９・・・・・・エミッタ（またはコレクタ
）電極、１０・・・・・・レジスト。 代理人の氏名 弁理士 中尾敏男 はか１名ノー°−１
ま石に 針−乍−ス 第 ２ 図 第５図 第６図 ７′
Claims (10)
- （１）少なくともコレクタ層、ベース層およびエミッタ
層をこの順に有する半導体基板において、前記エミッタ
層の上に、エミッタ電極を形成した後、レジストを塗布
し、エミッタメサパターンを残して、露光、現像後、エ
ミッタ部を除く部分の前記電極をエッチングにより除去
し、更に湿式エッチングによって前記ベース層を露出さ
せると共に、前記エミッタ部を前記レジストよりも内部
に後退させてひさしを形成し、その上からベース電極を
真空蒸着した後、前記レジストを溶剤で除去することに
よって、前記エミッタ上に蒸着されたベース電極用金属
を除去した後、ベースメサパターンを残して、露光、現
像後、ベース部を除く部分の前記電極をエッチングによ
り除去し、更に湿式エッチングによって前記コレクタ層
を露出させると共に、前記ベース部を前記レジストより
も内部に後退させてひさしを形成し、その上からコレク
タ電極を真空蒸着した後、前記レジストを溶剤で除去す
ることによって、前記ベース上に蒸着されたコレクタ電
極用金属を除去したことを特徴とするセルフアラインバ
イポーラトランジスタの製造方法。 - （２）エミッタとして、少なくともベースの半導体の禁
制帯エネルギー幅よりも大きい半導体を用いたことを特
徴とする特許請求の範囲第（１）項記載のセルフアライ
ンバイポーラトランジスタの製造方法。 - （３）半導体基板として、III−Ｖ化合物半導体を用い
たことを特徴とする特許請求の範囲第（１）項記載のセ
ルフアラインバイポーラトランジスタの製造方法。 - （４）半導体基板として（１００）またはそれと等価な
面方位を有するＧａＡｓまたはＡｌＧａＡｓを用い、エ
ミッタの形状が実質的に矩形であり、該矩形の辺の結晶
軸方位が＜１１０＞方向 に対して４５度の方位に等価な方位を取るようにし、湿
式エッチング液として、硫酸、過酸化水素、水の混合液
を用いたことを特徴とする特許請求の範囲第（１）項記
載のセルフアラインバイポーラトランジスタの製造方法
。 - （５）エミッタ、ベース、コレクタ電極材料として金ま
たは金を主成分とする合金を用い、真空蒸着時の基板温
度が１５０度Ｃ以下になるようにたもち、そのエッチン
グ液として、よう素、よう化カリウム、水の混合液を用
いたことを特徴とする特許請求の範囲第（１）項記載の
セルフアラインバイポーラトランジスタの製造方法。 - （６）少なくともエミッタ層、ベース層およびコレクタ
層をこの順に有する半導体基板において、前記コレクタ
層の上に、コレクタ電極を形成した後、レジストを塗布
し、コレクタメサパターンを残して、露光、現像後、コ
レクタ部を除く部分の前記電極をエッチングにより除去
し、更に湿式エッチングによって前記ベース層を露出さ
せると共に、前記コレクタ部を前記レジストよりも内部
に後退させてひさしを形成し、その上からベース電極を
真空蒸着した後、前記レジストを溶剤で除去することに
よって、前記コレクタ上に蒸着されたベース電極用金属
を除去した後、ベースメサパターンを残して、露光、現
像後、ベース部を除く部分の前記電極をエッチングによ
り除去し、更に湿式エッチングによって前記エミッタ層
を露出させると共に、前記ベース部を前記レジストより
も内部に後退させてひさしを形成し、その上からエミッ
タ電極を真空蒸着した後、前記レジストを溶剤で除去す
ることによって、前記ベース上に蒸着されたエミッタ電
極用金属を除去したことを特徴とするセルフアラインバ
イポーラトランジスタの製造方法。 - （７）エミッタとして、少なくともベースの半導体の禁
制帯エネルギー幅よりも大きい半導体を用いたことを特
徴とする特許請求の範囲第（６）項記載のセルフアライ
ンバイポーラトランジスタの製造方法。 - （８）半導体基板として、III−Ｖ化合物半導体を用い
たことを特徴とする特許請求の範囲第（６）項記載のセ
ルフアラインバイポーラトランジスタの製造方法。 - （９）半導体基板として（１００）またはそれと等価な
面方位を有するＧａＡｓまたはＡｌＧａＡｓを用い、コ
レクタの形状が実質的に矩形であり、該矩形の辺の結晶
軸方位が＜１１０＞方向に対して４５度の方位に等価な
方位を取るようにし、湿式エッチング液として、硫酸、
過酸化水素、水の混合液を用いたことを特徴とする特許
請求の範囲第（６）項記載のセルフアラインバイポーラ
トランジスタの製造方法。 - （１０）エミッタ、ベース、コレクタ電極材料として金
または金を主成分とする合金を用い、真空蒸着時の基板
温度が１５０度Ｃ以下になるようにたもち、そのエッチ
ング液として、よう素、よう化カリウム、水の混合液を
用いたことを特徴とする特許請求の範囲第（６）項記載
のセルフアラインバイポーラトランジスタの製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61161334A JPH07123123B2 (ja) | 1986-07-09 | 1986-07-09 | セルフアラインバイポ−ラトランジスタの製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61161334A JPH07123123B2 (ja) | 1986-07-09 | 1986-07-09 | セルフアラインバイポ−ラトランジスタの製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6316663A true JPS6316663A (ja) | 1988-01-23 |
| JPH07123123B2 JPH07123123B2 (ja) | 1995-12-25 |
Family
ID=15733107
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61161334A Expired - Lifetime JPH07123123B2 (ja) | 1986-07-09 | 1986-07-09 | セルフアラインバイポ−ラトランジスタの製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH07123123B2 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02187348A (ja) * | 1989-01-13 | 1990-07-23 | Canon Inc | インクジェットヘッド |
| US6315380B1 (en) | 1989-05-31 | 2001-11-13 | Canon Kabushiki Kaisha | Ink jet head having operating characteristic information, and recording apparatus using such a head |
-
1986
- 1986-07-09 JP JP61161334A patent/JPH07123123B2/ja not_active Expired - Lifetime
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02187348A (ja) * | 1989-01-13 | 1990-07-23 | Canon Inc | インクジェットヘッド |
| US6315380B1 (en) | 1989-05-31 | 2001-11-13 | Canon Kabushiki Kaisha | Ink jet head having operating characteristic information, and recording apparatus using such a head |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH07123123B2 (ja) | 1995-12-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH03225725A (ja) | 微小真空管及びその製造方法 | |
| JPH0797589B2 (ja) | ヘテロ接合型バイポ−ラトランジスタの製造方法 | |
| JP2851044B2 (ja) | 半導体装置の製造方法 | |
| JPS6316663A (ja) | セルフアラインバイポ−ラトランジスタの製造方法 | |
| JPS6316666A (ja) | セルフアラインバイポ−ラトランジスタの製造方法 | |
| JP3057679B2 (ja) | ヘテロ接合バイポーラトランジスタ及びその製造方法 | |
| JPS6010774A (ja) | 半導体装置 | |
| JPS6316664A (ja) | セルフアラインバイポ−ラトランジスタの製造方法 | |
| JPS6218761A (ja) | ヘテロ接合トランジスタの製造方法 | |
| JP2714096B2 (ja) | 半導体装置およびその製造方法 | |
| JP2001230261A (ja) | 半導体装置及びその製造方法 | |
| JPS6316667A (ja) | セルフアラインバイポ−ラトランジスタの製造方法 | |
| JPS61294857A (ja) | バイポ−ラトランジスタの製造方法 | |
| JPS6316662A (ja) | バイポ−ラトランジスタの製造方法 | |
| JPS6216569A (ja) | ヘテロ接合トランジスタおよびその製造方法 | |
| JPS62152165A (ja) | バイポ−ラトランジスタの製造方法 | |
| JPS61294860A (ja) | バイポ−ラトランジスタの製造方法 | |
| JPS61294861A (ja) | バイポ−ラトランジスタの製造方法 | |
| EP0387010A2 (en) | Hetero-junction bipolar transistor | |
| JPS61294859A (ja) | バイポ−ラトランジスタの製造方法 | |
| JPS62152164A (ja) | バイポ−ラトランジスタの製造方法 | |
| JP2579952B2 (ja) | 半導体装置及びその製造方法 | |
| JPS63188968A (ja) | バイポ−ラトランジスタの製造方法 | |
| JPS63263761A (ja) | バイポ−ラトランジスタの製造方法 | |
| JPS6218762A (ja) | ヘテロ接合トランジスタおよびその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| EXPY | Cancellation because of completion of term |