JPS62152164A - バイポ−ラトランジスタの製造方法 - Google Patents

バイポ−ラトランジスタの製造方法

Info

Publication number
JPS62152164A
JPS62152164A JP60295201A JP29520185A JPS62152164A JP S62152164 A JPS62152164 A JP S62152164A JP 60295201 A JP60295201 A JP 60295201A JP 29520185 A JP29520185 A JP 29520185A JP S62152164 A JPS62152164 A JP S62152164A
Authority
JP
Japan
Prior art keywords
emitter
base
collector
layer
electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP60295201A
Other languages
English (en)
Other versions
JPH0575169B2 (ja
Inventor
Kazuo Eda
江田 和生
Masaki Inada
稲田 雅紀
Toshimichi Oota
順道 太田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP60295201A priority Critical patent/JPS62152164A/ja
Publication of JPS62152164A publication Critical patent/JPS62152164A/ja
Publication of JPH0575169B2 publication Critical patent/JPH0575169B2/ja
Granted legal-status Critical Current

Links

Landscapes

  • Bipolar Transistors (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 産業上の利用分野 本発明は高周波特性に優れたバイポーラトランジスタに
関するものである。
従来の技術 従来のバイポーラトランジスタの代表的構造を第6図に
示す。図において、13はn型シリコン基板、14はエ
ビタキンヤル成長によってその上に設けられたn十型コ
レクタ、15は拡散によって設けられたp型ベース、1
Gは拡散または合金によって設けられたn型エミッタ、
17はコレクタ電極、18はベース電極、19はエミッ
タ電極である。
これはnpn トランジスタであるが、pnp トラン
ジスタでも同様に構成することができる。
この例は同一の半導体材料すなわちシリコンを用いて、
エミッタ1ベース、コレクタを形成している。
ところで高周波特性に関係するトランジスタの動作速度
は、電子の走行時間に依存する。特にベース走行時間が
重要であり、ベース基が短いほど動作速度は早くなる。
したがってベース基が短いほど望ましいわけであるが、
このような構造で、良好なオーミックコンタクトをとり
ながら、ベース長を1000Å以下にすることは実際問
題としてプロセス的に極めてむつかしい。
ところで、エミッタをベースよりも禁制帯エネルギー幅
の大きい半導体を用いて形成くヘテロ接合バイポーラト
ランジスタ)すると、非常に高い電流利得の得られるこ
とが知られている。これは材料を適当に選ぶことにより
、エミッターベース接合部のバンド構造を、電子に対し
てはあまり障壁にならず、ホールに対して大きな障壁と
なるように構成できることによる。その代表的な例は、
エミッタにAlxGa、−x Asを、ベースとコレク
タにGaAsを用いたものである。
更にこのような構造とすることにより、高周波特性がい
ちじるしく改善されることが知られている。バイポーラ
トランジスタの最大遮断周波数Fcは Rb;ベース抵抗 CC;コレクタ容量 であられされる、エミッタをベースよりも禁制帯エネル
ギーの大きい半導体を用いて形成すると、前述の如く、
材料を適当に選ぶことにより、エミッターベース接合部
のバンド構造を、電子に対してはあまり障壁にならず、
ホールに対して大きな障壁となるように構成できる。そ
のため、ベースのキャリア1度(ホール濃度)を非常に
高くすることができる。したがって、ベース抵抗を穫端
に小さくすることができ、その結果として最大遮断周波
数Fcの非常に大きな値が得られるものである。しかし
ベース長を短くすることは、このままではベース電極の
取出しが困難であり、そのために高周波特性の充分優れ
たものが得られていない。
第7図は、このベース電極の取り出しを改良した従来例
く特公昭55−9830)である。図において、20は
n型GaAs基板、21はコレクタを形成するn型Ga
As、22はベースを形成するn型GaAs、23はエ
ミッタを形成するn型A lx Ga1−XA5124
はベース電極取り出しのためのp型A I X G a
 1− X A s P 25はコレクタ電極、26は
ベース電極、27はエミッタ電極である。
まず20のGaAs基板上に、液相エピタキンヤル法に
より、21.22.23の各層を形成する。つぎにメサ
エッチングにより、21のコレクタ層の一部を露出させ
、その部分に再び液相エピタキシャルによって24のベ
ース電極取り出しのためのp型AlxGa、−xAs層
を形成しそれぞれに電極を形成したものである。
しかしこのような方法では、再成長時にベース層とベー
ス電極取出し層の間にトラップが形成されやすい。再成
長時の温度をあげればトラ、プが残少するが、ドーパン
トの相互拡散が起り接合部の急峻性がくずれ特性が低下
する。そのためへ−大抵抗をそれほどひくくすることが
できず、実質上1000Å以下のベース基を得ることは
困難であった。
また本従来例では、マスク合せの関係からエミノク部の
面積は、エミ、り電極の面積よりも大きくなっている。
すなわちp型ベース層とn型エミノク層との接合面積が
エミッタ電極面積よりも人きく、そのため電極の大きさ
のδすにはエミノターベース接合容量、すなわちエミッ
タ容4itCeが大きかった。
ところで、トランジスタの電流増幅率が1となる最大周
波数Ftは Ft= (1/2π)  ・ (A−Ce+B)”  
(21A、B、定数 で与えられる。
従っ゛(、エミッタ容量Ceが増大すると高周波特性が
悪化する。
本従来例において、エミッタを基板側に、コレクタを上
側に形成すればコレクタ容量がその電極面積の割に大き
いものとなり、これもやはり+11式かられかるように
高周波特性に好ましくない。
また本従来例の構造の場合、前述の如くマスク合せの関
係からエミッタ電極の面積は、エミ、り部の面積よりも
小さくなっている。エミッタ電極の面積はできるだけ大
きい方が良い。なぜなら電極のコンタクl−抵抗がその
面積に比例し、コンタクト抵抗はトランジスタの容量分
の充電時間をおそくするためやはり高周波特性を低下さ
せるからである。
発明が解決しようとする問題点 このように従来の構成では、ベース長が短(かつ抵抗が
低く、接合容量が小さくかつ電極コンタクト抵抗の小さ
い素子を得ることが困難であり、高周波特性の充分価れ
たものが得られない。
本発明はかかる点に鑑みなされたもので、ベース電極の
取り出しの容易さをたもったまま、極めてベース長が短
くかつ低く、更に接合容量が小さく、更にやはり高周波
特性に関係する直列抵抗となる電極コンタクト抵抗の低
い構造を提供することを目的としている。
問題点を解決するための手段 本発明は上記問題点を解決するため、あらかしめ、その
上に絶縁膜を有する厚いベース電極取り出し層を形成し
ておき、エツチングによって該絶縁膜、該ベース電極数
り出し層の一部を除去したのち、分子線エピタキシーな
どのエピタキシャル成長技術を用いて、該薄膜化された
ベース電極取出し層または該露出コレクタ (またはエ
ミッタ)層上部には、極めて薄いベース層とエミッタ(
またはコレクタ)層を、また該絶縁膜上部には半絶縁性
多結晶状膜を成長させることによって、へ−スミ極の取
り出しの容易さを保ったまま、ベース長の極めて短くか
つ低く、更に接合容量が小さく、更に電極コンタクト抵
抗の低い構造を提供するものである。
作用 本発明は上記した構造により、ベース長が極めて短くか
つ低く、更に接合容量が小さく、災に電極コンタクト抵
抗が低いので高周波特性が改善される。
実施例 第1図は本発明の構造の一実施例を示したものである。
第1図において、lは半絶縁性QaAs法板、2はn十
型GaAsコレクタ1層(電極取出し層)、3はn型G
aAsコレクタ2N、4はp型GaAsベース1層(電
極取出し層)、5はp型GaAsベース2層、6はn型
AlXCa、−。
As (x=0.3)エミッタ1層、7はn十型GaA
sエミッタ2層(電極取出し層)、8はコレクタ電極、
9はベース電極、IOはエミッタ電極である。
11はS i O2進縁膜、11上部の5. 6. 7
斜線部は5102膜上に形成されたため半絶縁化した多
結晶状膜である。
各層の厚みは、■の半1色縁性GaAs基手反が40(
1μm、2のn十型GaAsコレクタ1層が4000人
、3のn型GaAsDレクタ2層が2000人、4のp
型GaAsベースIIMが5000人、5のp型GaA
sベース2層が400人、6のn型AlXGa1−xA
sエミッタ1層は1500人、7のH%取出し用nf型
GaAsエミッタ2層は1500人である。2〜7の各
層は、分子線エピタキシー(MBIE)によって形成さ
れた。11の3102膜は1000人であり化学気相成
長により形成された。
次に本実施例の素子の製造方法について述べる。
第2図に示すように、まず1の半絶縁性GaAs基板の
上に分子線エピタキシーにより、2.3゜4の各層を所
定の厚みに形成した。次に化学気相成長により11の5
IO2膜を2000人の17みに形成した。次に通常の
ホトリソグラフィー法によりレジストマスクを形成し、
このレジストマスクによって、第3図に示すように、1
1の5in2膜、4のp型GaAsベース】層一部をエ
ツチングして、3のコレクタ2層の一部を露出させた。
この場合エツチングは第2回の点線で示したように、コ
レクタ層内まですずんでもかまわないし、また4のベー
ス1層を薄く残しておいても良い。S i O2膜のエ
ツチングはフ・7酸で、GaAsのエツチングは、H2
SO4−1120□−11□0混合ン良を用いて行なっ
た。Ga八へ基キ反として、(OO1)を用いることに
より、[1101方向から見て第3図に示すような逆台
形の形にエツチング部を形成することができた。
次にレジストをアセトンで除去し、フッ酸でS i O
2を1000人除去して、第4図に示すように4のp型
ベース電極取出し層の一部の頭出しを行なった。
次に全体の上から分子線エピタキシーにより、400人
のp型GaAsヘ−ス2層および1500人のn型AI
X Ga1−X AsIミッタ1層、1500人のn十
型GaAsエミッタ2層を第5図に示すように再成長さ
せた。
次にホトリソグラツイーン去によって、該1色縁膜のあ
る部分の一部をH2SO,−H2O2−H20混合ン&
およびフン酸を用いてエツチングLベース1層およびコ
レクタ1層の一部を露出させた。
次に、レジスト部をアセトンで除去し、通常のホトリソ
グラフィーおよび真空蒸着および熱処理技術により、該
露出コレクタ層上部に成長したエミッタ2上にlOのエ
ミッタ電極を、露出させたベース、コレクタ層に、それ
ぞれ9.8のベース電極。コレクタ電極を形成した。
本実施例の構造のエミッタ容量Ceは、再成長部のエミ
ッタとベースの接合面積に比例する。本実施例の場合、
露出コレクタ層上部にエピタキシャル成長した接合部面
積と絶縁膜上部に成長した多結晶状膜接合部面積の和と
なる。本実施例では5のp型ベースを形成するためにB
eを用いl・10”/Cdのドーピングを、また6のエ
ミッタ1層を形成するためにSiを用い5・10”/c
Mのドーピングを行なった。しかしえられた多結晶状+
1Xは106オームの高抵抗を示し半絶縁性となってい
た。そのためこの部分の接合容量はほとんど無視するこ
とができる。したがってエミノタベース接合部の面積は
露出コレクタ部の面積とほぼ同一となり最小とすること
ができる。またエミッタ電極をエミノクエピタキ7ヤル
成長部面積より大きくとっても、多結晶状膜の半絶縁性
のためにショートや寄生容量などの問題が発生しない。
すなわちコレクタ、エミッタ、エミッタ電極のセルファ
ライン構造となっている。したがってエミッタ電極をエ
ミノクjft域全面に形成することができる。コンタク
ト抵抗は電極との接合部の面積に比例するので、これに
よりエミッタコンタクト抵抗を最小にすることができる
直列抵抗の減少は容量分への充電時間を早めるので高周
波特性の改善に大いに貢献する。
本実施例の方法で、車にエミッタとコレクタをおきかえ
て作れば、コレクタ容量を小さくすることができる。ま
たコレクタの電極コンタクト抵抗を小さくすることがで
きる。電極のコンタクト抵抗が問題となるのは、その面
積の小さいほうであり、この場合にはコレクタ電極とな
る。いずれにしても本実施例の方法を用いれば接合容量
及び電極コンタクト抵抗を凍らすことができ、高周波特
性を改善することができる。
さらに、本実施例の構造のベース長は、400人と極め
て短い。バイポーラトランジスタの電子の走行時間ts
は、近似的に以下のように表わされることが知られてい
る。
、   ・    ゛ 〔舎  「I   、   か   酔36.) ts=  (5/2)Rb −Cc’  (Rb/RL
)・ t  b+  (3Cc+CL)RLRL;負荷
抵抗 tb;ベース走行時間 CC;負荷容量 一方、ベース走行時間は t b = L b / V e          
(41Lbiベース長 VeHベースにおける電子の速度 で与えられる。
本実施例では、ヘテロ接合バイポーラトランジスタの特
徴を生かして、ベース領域のキャリア濃度を極めて高く
している。(実施例では1・lOθ/cIIlのキャリ
ア濃度を用いた)他に、実際ベースとして動作する以外
の部分の厚みが5000人と厚いため、ベースの引出し
にまつわるベース抵抗を極めて低くできる。また本実施
例の製造方法を用いれば、極めて薄いベースに対しても
その引出しは極めて容易である。
また、本実施例によれば、接合容量(CeまたはCc)
、ベース砥抗Rb、ベース長Lb、直列コンタクト抵抗
のすべてを同時に減少させることができるため最大遮断
周波数の極めて高い高周波特性に優れたトランジスタを
得ることができる。
本実施例で得られたヘテロ接合トランジスタは予想され
たように以下の特徴を示した。まず400人という非常
に薄いベースに良好なオーミ7り電極を形成することが
できた。そのためベース走行時間が短くなった。さらに
接合容量も小さくなった。更にベース抵抗、電極コンタ
クト(氏抗も小さくなった0以上のことから、エミッタ
面積を同一寸法にした場合、従来のものに比べて高周波
特性が非常に向上した。
本実施例では、ベース長として400人の例を示したが
、分子線エピタキシー技術を用いれば、更に薄くするこ
とが可能である。そのほかに、例えば、有機金属化学気
相成長(MO−CVD)法を用いても同様の薄いベース
を作成することができる。
本実施例では絶縁膜としてS r 02をもちいたがS
iNでも同様な結果が得られており、その上に半導体が
エピタキシャル成長しない絶縁膜であればよい。
また本実施例では、半導体としてGaAs −A l 
x G a + −x A sを用いたが、他の半導体
材料、例えばInP−1nGaAsP等を用いても作成
することができる。またAt;5度として、X=0.3
を用いたが、これは0〜1の範囲で任意にi5fふこと
かできる。
本実施例では、エミッタ、コレクタをn型に、ベースを
p型にしたが、エミッタ、コレクタをp型に、ベースを
n型にすることもできる。
本実施例では、基板側にコレクタを、」二部にエミッタ
を形成したが、前述した如く同様の製造方法により基板
側にエミッタを、」二部にコレクタを形成することもで
きる。この場合にも接合容量と電極コンタクト抵抗を小
さくでき、高周波特性を改善できることはあきらかであ
る。
発明の効果 以上述べた如く、本発明は、ベース電極の取り出しの容
易さを保ったまま、ベース長を著しく短くかつ抵抗を低
くし、更に接合容量を小さくし、更にコンタクト抵抗を
低くすることにより、高周波特性に優れたバイポーラト
ランジスタを、提供するものである。
【図面の簡単な説明】
第1図は本発明によるバイポーラトランジスタの製造方
法を用いて形成したトランジスタの断面図、第2図〜第
5図はその製造途中の断面図、第6図は従来のハイボー
ラトランノスクの断面図。 第7図は従来のへテロ接合トランジスタの断面図である
。 1・・・・・・半絶縁性GaΔS基板、  2・・・・
・n→−GaAsコレクタ(またはエミッタ)1層(電
(すj取り出し府)、3・・・・・・n型G 3 +’
13コレクタ(またはエミッタ)2層、4・・・・・・
p型Ga A Sベース1層(電極取り出し層)、5 
・・・・p型GaAsへ一ス2層、6・・・・・・n型
G a 7’l Sエミッタ(またはコレクタ)1層、
7・・・・・・n+GaAsエミッタ(またはコレクタ
)2層(電極取り出し層)、8・・・・・・コレクタ(
またはエミッタ)電極、9・・・・・・ベース電極、1
0・・・・・・エミッタ(またはコレクタ)電極、11
・・・・・・絶縁膜、12・・・・・・レジスト代理人
の氏名 弁理士 中尾敏男 はか1名/−−−基捩 、3−− コレクタZ(dh+1エミ9り2)4−−−
〜−スlc宅7極取上し用ノ σ−−−ベース2 に−−一 エミ・1りHdt−tlコレ7り127−−
− エミッタ?(j 7s +ココレフ72)第1図 
δI’/、to−・−ち再 1/−,41へ泥恥層し 第2図 第3図 第4図 第5図 に 第6図 第7図

Claims (4)

    【特許請求の範囲】
  1. (1)半導体基板の上にコレクタ(またはエミッタ)層
    及びベース電極取り出し層を順次エピタキシャル成長し
    、更にその上に絶縁膜を形成した後、該絶縁膜、該ベー
    ス電極取出し層の一部をエッチングにより除去して、核
    ベース電極取出し層の一部を薄膜化ないしは該コレクタ
    (またはエミッタ)層の一部を露出させ、その上にベー
    ス層、エミッタ(またはコレクタ)層を順次エピタキシ
    ャル成長させ、その時該絶縁膜上部には半絶縁性多結晶
    状膜で成長させることによってエミッタ(またはコレク
    タ)−ベース接合容量を低減しかつエピタキシャル成長
    したエミッタ(またはコレクタ)部を他から絶縁するよ
    うにし、該エミッタ(またはコレクタ)部上部全面にエ
    ミッタ(またはコレクタ)電極を、また該半絶縁性多結
    晶状膜のある部分の一部をエッチングして、該ベース層
    、該コレクタ(またはエミッタ)層の一部を露出させ、
    それぞれにベース電極、コレクタ(またはエミッタ)電
    極を形成したことを特徴とするバイポーラトランジスタ
    の製造方法。
  2. (2)少なくともエミッタの禁制帯エネルギー幅がベー
    スの禁制帯エネルギー幅よりも大きいことを特徴とする
    特許請求の範囲第(1)項記載のバイポーラトランジス
    タの製造方法。
  3. (3)III−V化合物半導体を用いたことを特徴とする
    特許請求の範囲第(1)項記載のバイポーラトランジス
    タの製造方法。
  4. (4)絶縁膜として酸化珪素または窒化珪素を用いたこ
    とを特徴とする特許請求の範囲第(1)項記載のバイポ
    ーラトランジスタの製造方法。
JP60295201A 1985-12-25 1985-12-25 バイポ−ラトランジスタの製造方法 Granted JPS62152164A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP60295201A JPS62152164A (ja) 1985-12-25 1985-12-25 バイポ−ラトランジスタの製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP60295201A JPS62152164A (ja) 1985-12-25 1985-12-25 バイポ−ラトランジスタの製造方法

Publications (2)

Publication Number Publication Date
JPS62152164A true JPS62152164A (ja) 1987-07-07
JPH0575169B2 JPH0575169B2 (ja) 1993-10-20

Family

ID=17817505

Family Applications (1)

Application Number Title Priority Date Filing Date
JP60295201A Granted JPS62152164A (ja) 1985-12-25 1985-12-25 バイポ−ラトランジスタの製造方法

Country Status (1)

Country Link
JP (1) JPS62152164A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01233768A (ja) * 1988-03-14 1989-09-19 Nec Corp バイポーラトランジスタ
JP2008116075A (ja) * 2006-11-01 2008-05-22 Tgk Co Ltd 膨張弁

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01233768A (ja) * 1988-03-14 1989-09-19 Nec Corp バイポーラトランジスタ
JP2008116075A (ja) * 2006-11-01 2008-05-22 Tgk Co Ltd 膨張弁

Also Published As

Publication number Publication date
JPH0575169B2 (ja) 1993-10-20

Similar Documents

Publication Publication Date Title
JP2771423B2 (ja) バイポーラトランジスタ
US4746626A (en) Method of manufacturing heterojunction bipolar transistors
JPH0797589B2 (ja) ヘテロ接合型バイポ−ラトランジスタの製造方法
JPH06104273A (ja) 半導体装置
JPH1070134A (ja) ダブルヘテロ構造バイポーラトランジスタデバイスの製造方法
JP2851044B2 (ja) 半導体装置の製造方法
JPS62152164A (ja) バイポ−ラトランジスタの製造方法
JPS6218761A (ja) ヘテロ接合トランジスタの製造方法
JPS62152165A (ja) バイポ−ラトランジスタの製造方法
JP2623655B2 (ja) バイポーラトランジスタおよびその製造方法
JPH0452627B2 (ja)
JPH0453108B2 (ja)
JPS6381977A (ja) ヘテロ接合バイポ−ラトランジスタ
JP2976664B2 (ja) バイポーラトランジスタの製造方法
JP2000114270A (ja) 化合物半導体ヘテロ接合バイポーラトランジスタ
JPS63188968A (ja) バイポ−ラトランジスタの製造方法
JP2539933B2 (ja) 半導体装置とその製造方法
JPH0577173B2 (ja)
JPH0577172B2 (ja)
JPH07245316A (ja) ヘテロ接合バイポーラトランジスタ及びその製造方法
JPH0453109B2 (ja)
JPS6218762A (ja) ヘテロ接合トランジスタおよびその製造方法
JPS63188969A (ja) バイポ−ラトランジスタの製造方法
JPH09181085A (ja) ヘテロ接合バイポーラトランジスタおよびその製造方法
JPS61294859A (ja) バイポ−ラトランジスタの製造方法