JPS6317248B2 - - Google Patents

Description

【発明の詳細な説明】 本発明は電荷転送素子（CTD）、例えばBBD
の接続回路に関する。

BBDは一般に第１図に示すように構成される。
図において、入力端子１がnpn形のトランジスタ
２のベースに接続され、このトランジスタ２のエ
ミツタが定電流源３を通じて接地され、コレクタ
が電源端子４に接続される。このトランジスタ２
のエミツタが逆方向のダイオード５を通じてコン
デンサC₀の一端に接続され、このコンデンサC₀
を通じてクロツク端子６に接続される。またコン
デンサC₀の一端がnpn形トランジスタQ₁のエミツ
タに接続され、このトランジスタQ₁のコレクタ
が次段のnpn形のトランジスタQ₂のエミツタに接
続され、以下同様にnpn形のトランジスタQ₂〜
Q_2o（ｎは正の整数）のコレクタとエミツタとが
順次接続される。これらのトランジスタQ₁〜Q_2o
のコレクタとベースとの間にそれぞれコンデンサ
C₁〜C_2oが接続される。なおコンデンサC₁〜C_2oの
容量値は全てコンデンサC₀に等しく、Ｃとする。
さらに奇数番目のトランジスタQ₁，Q₃………
Q_2o-1のベースがクロツク端子７を通じて駆動回
路８に接続され、偶数番目のトランジスタQ₂，
Q₄………Q_2oのベースがクロツク端子６を通じて
駆動回路８に接続される。

そしてクロツク端子６，７には、それぞれ第２
図Ａ，Ｂに示すように、V_DCとV_DC＋V_Pの電位を
取り、デユーテイー比が50％で、互いに、逆極性
になるクロツク信号φ₁，φ₂が供給される。なお
電圧V_Pは、電源端子４に供給される電源電圧V_CC
に対して、 V_CC＞V_DC＋2V_P とされる。

さらに入力端子１に供給される入力信号の電圧
V_SがV_DC＋V_P≦V_S≦V_DC＋2V_Pの範囲とされる。

この装置において、初期状態では、コンデンサ
C₀〜C_2oはすべて端子電圧がV_Pに充電されてい
る。また入力信号の電圧V_Sを直流成分V_SDCと交
流成分V_SACとに分けると、初期状態では交流成分
V_SACのみ０になつている。

従つて初期状態において、偶数番目のコンデン
サC₀，C₂………C_2oのホツトエンド側は、第２図
Ｃに示すように、信号φ₁がV_DC＋V_Pの期間に、一
旦V_DC＋2V_Pまで上がつた後にV_SDCになり、信号
φ₂がV_DC＋V_Pの期間に、一旦V_SDC−V_Pまで下がつ
た後にV_DC＋V_Pになる。また奇数番目のコンデン
サC₁，C₃………C_2o-1のホツトエンド側は、第２
図Ｄに示すように、信号φ₁がV_DC＋V_Pの期間に、
一旦V_SDC−V_Pまで下がつた後にV_DC＋V_Pになり、
信号φ₂がV_DC＋V_Pの期間に、一旦V_DC＋2V_Pまで
上がつた後にV_SDCになる。

そして、入力信号が供給された直後の最初の信
号φ₁がV_DC＋V_Pの期間において、こときの入力信
号の電圧をV_S＝V_S1とするとコンデンサC₀のホツ
トエンド側の電位は一旦V_DC＋2V_Pまで上がつた
後にV_S1になる。すなわちコンデンサC₀は放電し
て、｛V_S1−（V_DC＋V_P）｝Ｃの電荷を蓄える。この
ときトランジスタQ₁はオフなので、コンデンサ
C₁，C₂………C_2oには変化はない。

次に、続く信号φ₂がV_DC＋V_Pの期間において、
まず信号φ₁の電位がV_DCになるので、コンデンサ
C₀のホツトエンド側の電位はV_S1−（V_DC＋V_P）＋
V_DC＝V_S1−V_Pになる。そしてトランジスタQ₁が
オンするので、コンデンサC₀のホツトエンド側
の電位は最終的にトランジスタQ₁のベース電位
（V_DC＋V_P）まで上昇する。このときトランジス
タQ₁は能動領域で動作しているので、コンデン
サC₀の充電は、端子７→コンデンサC₁→トラン
ジスタQ₁のコレクタ・エミツタ→コンデンサC₀
の経路で行われる。そしてコンデンサC₀のホツ
トエンド側の電位がV_S1−V_PからV_DC＋V_Pに変化
するので、コンデンサC₁のホツトエンド側から
コンデンサC₀のホツトエンド側への電荷の移動
は、 ｛（V_DC＋V_P）−（V_S1−V_P）｝Ｃ＝（V_DC＋2V_P
−V_S1）Ｃ で与えられる。これに対してコンデンサC₁には
最初V_P・Ｃの電荷が蓄えられていたので、コン
デンサC₁の最終電荷量は、 V_P・Ｃ−（V_DC＋2V_P−V_S1）Ｃ＝｛V_S1−（V_DC
＋V_P）｝Ｃ となる。すなわち、信号φ₁がV_DC＋V_Pの期間にコ
ンデンサC₀がV_S1−（V_DC＋V_P）であつたものが、
信号φ₂がV_DC＋V_Pの期間にコンデンサC₁に移動
し、コンデンサC₀はV_DC＋V_Pに戻る。なおトラン
ジスタQ₂がオフであるので、コンデンサC₂，C₃
………C_2oには変化はない。

さらに、次の信号φ₁がV_DC＋V_Pの期間におい
て、入力信号の電圧がV_S＝V_S2とすると、コンデ
ンサC₀はV_S2−（V_DC＋V_P）に充電され、コンデン
サC₁はV_DC＋V_Pに戻され、コンデンサC₂はV_S1−
（V_DC＋V_P）に充電される。なおトランジスタQ₃
がオフなのでコンデンサC₃以降は変化しない。

以上の動作がくり返えされて、信号は図面の左
から右へと、信号φ₁，φ₂に同期して移動される。

このような装置において、トランスバーサルフ
イルタを構成し、その出力をさらに他のBBDに
供給する場合がある。そのような場合に、後段の
BBDに供給される信号の直流レベルが前段の入
力信号の直流レベルに等しくされる必要がある。

すなわち、それぞれのBBDの信号のダイナミ
ツクレンジは、いずれも V_DC＋V_P＋V_CEnio＜V_S＜V_DC＋2V_P 但し、V_CEnioはトランジスタQ₁，Q₂………を能
動動作させるための最小電位 である。従つて後段のBBDに供給される信号の
直流レベルが変化すると、ダイナミツクレンジが
低下し、Ｓ／Ｎの悪化や信号歪等の信号劣化を起
こす。

そこで本願出願人は、このような直流レベル変
動を除去する接続装置として、先に次のような装
置を提案した。

すなわち第１図において、例えばサフイツクス
が奇数のコンデンサC₁，C₃………C_2o-1が分割さ
れ、それぞれC₁′，C₁″，C₃′，C₃″………とされる
と共に、これらの容量値がそれぞれa₁C、（１−
a₁）Ｃ、a₃C、（１−a₃）Ｃ………とされる。これ
らの分割された一方のコンデンサC₁′，C₃′………
のコールドエンド側が互いに接続され、他方のコ
ンデンサC₁″，C₃″………のコールドエンド側が端
子７に接続される。またコンプリメンタリーなト
ランジスタ１１，１２のエミツタが互いに接続さ
れ、この接続点がコンデンサC₁′，C₃′………の接
続点に接続される。さらにトランジスタ１１，１
２のベースが互いに接続され、この接続点に発振
器１３が接続される。この発振器１３から信号
φ₂と同位相で、V_DC−V_BEとV_DC＋V_P＋V_BE（但し、
V_BEはトランジスタ１１，１２のベース・エミツ
タ間電圧）の電位を取る信号φ₂′が供給される。
そしてnpn形のトランジスタ１１のコレクタが電
源端子４に接続され、pnp形のトランジスタ１２
のコレクタが、カレントミラー回路M₁を構成す
る入力側のnpn形のトランジスタ１４のコレクタ
及びベースに接続され、トランジスタ１４のエミ
ツタが抵抗器１５を通じて接地される。さらに出
力側のnpn形のトランジスタ１６のベースがトラ
ンジスタ１４のベースに接続され、トランジスタ
１６のエミツタが抵抗器１７を通じて接地され
る。なお抵抗器１５，１７はトランジスタ１４，
１６のばらつき補正用で、なくてもよい。そして
トランジスタ１６のコレクタが次段のBBDを構
成する初段のコンデンサCb₀の一端及びnpn形ト
ランジスタQb₁のエミツツタの接続点に接続され
る。以下コンデンサCb₁，Cb₂………トランジス
タQb₂，Qb₃………が上述の前段のBBDと同様に
接続される。なおコンデンサCb₀，Cb₁………の
容量値は全て前段のBBDの容量値と等しくＣと
する。

さらにコンプリメンタリーなトランジスタ１
８，１９のエミツタが互いに接続され、この接続
点が容量値Cxのコンデンサ２０を通じて接地さ
れる。またトランジスタ１８，１９のベースが互
いに接続され、この接続点に発振器２１が接続さ
れる。この発振器２１からは信号φ₁と同位相で、
V_DC−V_BEとV_DC＋V_P＋V_BEの電位を取る信号φ₁′が
供給される。そしてpnp形のトランジスタ１９の
コレクタが接地され、npn形のトランジスタ１８
のコレクタが、カレントミラー回路M₂を構成す
る一方のpnp形のトランジスタ２２のコレクタ及
びベース接続され、トランジスタ２２のエミツタ
が抵抗器２３を通じて電源端子４に接続される。

このカレントミラー回路M₂を構成する他方の
pnp形のトランジスタ２４のベースがトランジス
タ２２のベースに接続され、トランジスタ２４の
エミツタが抵抗器２５を通じて電源端子４に接続
される。そしてトランジスタ２４のコレクタがコ
ンデンサCb₀のホツトエンド側に接続される。な
お、抵抗器２３，２５はトランジスタ２２，２４
のばらつき補正用でなくてもよい。

この回路において、入力信号が供給されていな
いときは、コンデンサC₁′，C₁″，C₃′，C₃″………
は全ての端子電圧がV_Pになつている。

これに対して入力信号が供給された直後の信号
φ₁がV_DC＋V_Pの期間、コンデンサC₀は端子電圧が
V_S1−（V_DC＋V_P）に充電され、続く信号φ₂がV_DC
＋V_Pの期間にコンデンサC₁′、トランジスタ１１
のコレクタを通じてa₁C｛（V_DC＋2V_P）−V_S1｝の電
荷が矢印I₁の方向に流される。そしてτ後の信号
φ₁がV_DC＋V_Pの期間に同じ電荷がトランジスタ１
２のコレクタを通じて矢印I₀の方向に流される。

次に2τ後の信号φ₁がV_DC＋V_Pの期間に、コンデ
ンサC₃′からトランジスタ１２のコレクタを通じ
てa₃C｛（V_DC＋2V_P）−V_S1｝の電荷が矢印I₀の方向
に流される。

さらに3τ後の信号φ₁がV_DC＋V_Pの期間に、コン
デンサC₅′からトランジスタ１２のコレクタを通
じてa₅C｛（V_DC＋2V_P）−V_S1｝の電荷が流される。

そしてトランジスタ１２のコレクタを通じて流
される電荷量Q_OUTは次のようになる。

Q_OUT＝｛（V_DC＋2V_P）−V_S｝Ｃ（a₁Z^-1＋a₃Z^-2＋
………） すなわちトランジスタ１２のコレクタには、入
力信号を０遅延、τ遅延、2τ遅延………した信号
にそれぞれa₁，a₃，a₅………で重み付けした加算
信号の電荷が流される。この電荷がトランジスタ
１４に流され、これと同じ電荷がトランジスタ１
６を流され、この電荷によつてコンデンサCb₀が
放電される。さらに続く信号φ₂がV_DC＋V_Pの期間
にトランジスタQb₁がオンし、以下、上述のBBD
の動作によつて信号が図面の右方向に移動され
る。

そしてこの回路において、コンデンサCb₀に供
給される信号の直流レベルの補正は次のように行
われる。

すなわち、この回路において前段のBBDから
転送される電荷は上述Q_OUTであつて、ここでV_S
＝V_SAC＋V_SDCとおき、直流成分においてはＺ＝１
とすると、 Q_OUT＝（a₁＋a₃＋………）Ｃ（V_DC＋2V_P−V_SDC）−（a₁
Z^-1＋a₃Z^-2＋………）CV_SAC となる。

これに対して後段のBBDで必要とされる電荷
量Q_INは、直流成分も考慮すると Q_IN＝Ｃ（V_DC＋2V_P−V_SDC）−（a₁Z^-1＋a₃Z^-2＋
………）CV_SAC である。従つて Q_OUT−Q_IN＝｛（a₁＋a₃＋………）−１｝Ｃ（V_DC
＋2V_P−V_SDC） の電荷が補正されれば、直流レベル変動のない転
送が行われる。

そこで上述の回路において、コンデンサ２０の
容量値C_XをV_Pに対するV_SDCの割合をV_SDC−（V_DC
＋V_P）＝（１−ｋ）V_Pとして C_X＝ｋ（a₁＋a₃＋………）Ｃ とすることにより、信号φ₁がV_DC＋V_Pの期間に、
コンデンサ２０には、 V_P・C_X＝（V_DC＋2V_P−V_SDC）｛（a₁＋a₃＋
………）−１｝Ｃ の電荷が流される。そしてこの電荷はトランジス
タ１８を通じて流され、カレントミラー回路M₂
を通じてコンデンサCb₀から抽出される。

従つてこの回路において、転送される信号中の
直流変動分がトランジスタ１８，２２，２４を流
れる電荷によつて相殺され、直流レベルシフトの
ない転送が行われる。

ところがこの回路において、特別な直流補正回
路を設けているので素子数が増加すると共に消費
電力も増大する。

またコンデンサ２０の容量C_Xはｋの値、すな
わち ｋ＝V_DC＋2V_P−V_SDC／V_P に関係しており、V_DC、V_P、V_SDCの値に影響され
る。このため、V_P、V_SDC等の設計の自由度が小
さくなる。すなわちコンデンサ２０の容量値C_X
が定められると、その後はV_P、V_SDC等を変更で
きなくなる。

また、V_P、V_SDC等には回路上相関性がなく、
素子等のばらつきによる影響が大きく、回路のば
らつき特性が悪い。

さらに例えば温度変化によつてV_P、V_SDC等が
変動すると直流補正が完全には行われなくなり、
直流レベルが変動してダイナミツクレンジの低下
や波形歪みの発生するおそれがあり、DG、DP特
性が悪化する。

本発明はこのような点にかんがみ、上述の欠点
を除去し、簡単な構成で直流レベルシフトを補正
できるようにしたものである。以下図面を参照し
ながら、本発明の一実施例について説明しよう。

すなわち図において、第１図のトランジスタ１
８，１９、コンデンサ２０、カレントミラー回路
M₂の回路が除かれると共に、コンデンサC₁，C₃
………の分割の割合を、m_a1Ｃ、（１−m_a1）Ｃ、
m_a3Ｃ、（１−m_a3）Ｃ………（但し、ｍ＝
１／a₁＋a₃＋………）とする。

従つてこの回路において、前段のBBDから転
送される電荷量Q_OUTは Q_OUT＝（2V_P＋V_DC−V_S）ｍ（a₁Z^-1＋a₃Z^-2＋………）Ｃ
＝ｍ（a₁＋a₃＋………）Ｃ（V_DC＋2V_P −V_SDC）−ｍ（a₁Z^-1−a₃Z^-2＋………）Ｃ V_SAC＝（
V_DC＋2V_P−V_SDC）Ｃ −ｍ（a₁Z^-1＋a₃Z^-2＋………）Ｃ V_SAC となり、直流成分がQ_INに一致する。

さらにこの回路において、信号成分V_SACの利得
がｍ倍に変化しているが、この変化は後段の
BBDにて補正される。

その場合に、例えば第３図に示すように後段の
BBDにてフイルタが構成されている場合には以
下のようにされる。

すなわち分割されるコンデンサCb₁，Cb₃……
…の分割の割合が、所望の値をb₁C、（１−b₁）
Ｃ、b₃C、（１−b₃）Ｃ………として、b₁／ｍＣ、 （１−b₁／ｍ）Ｃ、b₃／ｍＣ、（１−b₃／ｍ）Ｃ………
とさ れる。そして分割された一方のコンデンサCb₁′，
Cb₃′………のコールドエンド側が互いに接続さ
れ、他方のコンデンサCb₁″，Cb₃″………のコー
ルドエンド側が端子７に接続される。またコンプ
リメンタリーなトランジスタ３１，３２のエミツ
タが互いに接続され、この接続点がコンデンサ
Cb₁′，Cb₃′………の接続点に接続される。さらに
トランジスタ３１，３２のベースが互いに接続さ
れ、この接続点に発振器１３が接続される。そし
てnpn形のトランジスタ３１のコレクタが電源端
子４に接続され、pnp形のトランジスタ３２のコ
レクタが、カレントミラー回路M₃を構成する入
力側のnpn形のトランジスタ３４のコレクタ及び
ベースに接続され、トランジスタ３４のエミツタ
が抵抗器３５を通じて接地される。さらに出力側
のnpn形のトランジスタ３６のベースがトランジ
スタ３４のベースに接続され、トランジスタ３６
のエミツツタが抵抗器３７を通じて接地される。
なお抵抗器３５，３７はトランジスタ３４，３６
のばらつき補正用で、なくてもよい。そしてトラ
ンジスタ３６のコレクタから出力端子３８が導出
される。

従つてこの回路において、出力端子３８に出力
される電荷量Qb_OUTは、 Qb_OUT＝（2V_P＋V_DC−V_S）ｍ（a₁Z^-1＋a₃Z^-2＋………）
１／ｍ（b₁Z^-1＋b₃Z^-2N＋………）Ｃ ＝（2V_P＋V_DC−V_S）（a₁Z^-1＋a₃Z^-2＋………）（b₁Z^-
1＋b₃Z^-2＋………）Ｃ となり、信号利得は１にされる。なお直流レベル
が変化するが、次段の回路がBBDでなければ問
題はない。またこの回路の入力端子１から出力端
子３８までの伝達関数Ｈ（ｚ）は Ｈ（ｚ）＝（a₁Z^-1＋a₃Z^-2＋………）（b₁Z^-1＋b
₃Z^-2＋………） となり、これはトランスバーサルフイルタを２段
カスケード接続した場合と同等である。さらに後
段のBBDはトランスバーサルフイルタでなくて
も良く、例えば遅延回路とチヤージアンプでも同
等の補正を行うことができる。

こうしてBBDの接続が行われるわけであるが、
本発明によれば、素子数や消費電力が増加しない
と共に、素子の値が、V_P、V_DCに依存しないの
で、V_P、V_DC等の設計の自由度が大きく、素子の
ばらつきに対する影響も少ない。

また例えば温度変化によつてV_P、V_SDC等が変
動しても、直流レベルは常に入力信号レベルに追
従するので、ダイナミツクレンジの低下や波形歪
みの発生するおそれはなく、特性が極めて向上す
る。

さらに第４図は、本発明を多段接続されたトラ
ンスバーサルフイルタに適用した場合である。

すなわち第４図において、１００ａ，１００ｂ
………１００ｐ，１００ｑはそれぞれ各段のトラ
ンスバーサルフイルタを示す。またZa₁〜Zar、
Zb₁〜Zbs………Zp₁〜Zpt、Zq₁〜Zquは各段の
BBDを構成する単位遅延回路を示し、第１図、
第３図においてそれぞれ２個のトランジスタ及び
コンデンサにて単位遅延回路が構成されている。

そしてこれらの単位遅延回路Za₁〜Zquの出力
信号がそれぞれ加重回路Wa₁〜War、Wb₁〜Wbs
………Wp₁〜Wpt、Wq₁〜Wquを通じて加算回路
Aa〜Aqに供給される。さらに加算回路Aa〜Ap
の出力信号がそれぞれ次段のトランスバーサルフ
イルタ１００ｂ〜１００ｑの入力端子に供給さ
れ、加算回路Aqから出力端子３８が導出される。

こうしてトランスバーサルフイルタを多段に接
続した回路が構成される。そしてこの回路におい
て加重回路Wa₁〜Wquの重み付けの係数を、本
来必要な値をa₁〜ar、b₁〜bs………p₁〜pt、q₁〜
quとしたときに、それぞれ m_Aa₁〜m_Aa_r（但しm_A＝１／a₁＋a₂＋…＋a_r） m_Bb₁〜m_Bb_s（但しm_B＝１／b₁＋b₂…＋b_s） 〓 m_Pp₁〜m_Pp_t（但しm_P＝１／p₁＋p₂＋…＋p_t） m_Qq₁〜m_Qq_u（但しm_Q＝１／m_A・１／m_B・…・１／m_P） となるようにする。

従つてこの回路においても、各段の接続点での
直流レベルシフトはなく、上述と同様の作用効果
がある。

こうして本発明によれば、簡単な構成で、直流
レベルシフトのない接続を行うことができる。な
お本発明はBBDに限らずCCDにも適用できる。

【図面の簡単な説明】

第１図、第２図は従来の装置の説明のための
図、第３図は本発明の一例の接続図、第４図は他
の例の接続図である。 １１と１２及び３１と３２はそれぞれコンプリ
メンタリーなトランジスタ、１３は発振器、C₀，
C₁………はBBDを構成するコンデンサである。

Claims (1)

【特許請求の範囲】
1. １ 各段が実質的に等しい容量値(C)をそれぞれ有
   する前段電荷転送素子の複数段の上記容量をそれ
   ぞれ所望比で分割し、分割された一方の容量のコ
   ールドエンド側にクロツク信号を供給し、他方の
   容量のコールドエンド側を互いに接続すると共
   に、上記クロツク信号と同位相の信号を相補的な
   一対の能動素子の制御端子に共通に供給し、これ
   らの能動素子の被制御端子を互いに接続し、この
   接続点を上記他方の容量のコールドエンド側の接
   続点に接続し上記能動素子を流れる電流を検出
   し、この検出された電流を上記前段電荷転送素子
   と同様に各段が等しい容量を有する後段の他の電
   荷転送素子に供給するようにした電荷転送素子の
   接続回路において、上記他方の容量の容量値の合
   計が上記容量値(C)と等しくなるように、上記所望
   比の内の上記他方の容量のしめる割合を本来の値
   にそれぞれ所定の係数（ｍ）を乗算した値とし、
   上記後段の他の電荷転送素子の出力信号に上記所
   定の係数の逆数（1/m）を乗算して出力信号を得
   るようにした電荷転送素子の接続回路。