JPS6346606B2

JPS6346606B2 -

Info

Publication number: JPS6346606B2
Application number: JP55006666A
Authority: JP
Inventors: Takahisa Tsucha; Mitsuo Soneda
Original assignee: Sony Corp
Current assignee: Sony Corp
Priority date: 1980-01-23
Filing date: 1980-01-23
Publication date: 1988-09-16
Also published as: JPS56104516A

Description

【発明の詳細な説明】本発明は電荷転送素子（CTD）、例えばBBD
を用いたトランスバーサルフイルタに関し、特に
帯域除去フイルタを構成した場合に良好な特性が
得られるにしたものである。

BBDは一般に第１図に示すように構成される。
図において、入力端子１がnpn形のトランジスタ
２のベースに接続され、このトランジスタ２のコ
レクタが電源端子４に接続され、エミツタが定電
流源３を通じて接地される。このトランジスタ２
のエミツタが逆方向のダイオード５を通じてコン
デンサC₀の一端に接続され、このコンデンサC₀
を通じてクロツク端子６に接続される。またコン
デンサC₀の一端がnpn形のトランジスタQ₁のエミ
ツタに接続され、このトランジスタQ₁のコレク
タが次段のnpn形のトランジスタQ₂のエミツタに
接続され、以下同様にnpn形トランジスタQ₂〜Q_o
（ｎは正の整数）のコレクタとエミツタとが順次
接続される。これらのトランジスタQ₁〜Q_o-1の
コレクタとベースとの間にそれぞれコンデンサ
C₁〜C_o-1が接続される。なお、コンデンサC₁−
C_o-1の容量値は全てコンデンサC₀に等しく、Ｃと
する。さらに奇数番目のトランジスタQ₁，Q₃…
のベースがクロツク端子７を通じて駆動回路８に
接続され、偶数番目のトランジスタQ₂，Q₄…の
ベースがクロツク端子６を通じて駆動回路８に接
続される。

そしてクロツク端子６，７には、それぞれ第２
図Ａ，Ｂに示すようにV_DCとV_DC＋V_Pの電位を取
り、デユーテイー比が50％で、互いに逆極性にな
るクロツク信号φ₁，φ₂が供給される。なお電圧
V_Pは、電源端子４に供給される電源電圧V_CCに対
して、 V_CC＞V_DC＋2V_P とされる。

さらに入力端子１に供給される入力信号の電圧
V_Sが、V_DC＋V_P≦V_S≦V_DC＋2V_Pの範囲とされる。

この装置において、初期状態では、コンデンサ
C₀〜C_o-1はすべて端子電圧がV_Pに充電されてい
る。また入力信号の電圧V_Sを直流成分V_SDCと交
流成分V_SACとに分けると、初期状態では交流成分
V_SACのみ０になつている。

従つて初期状態において、偶数番目のコンデン
サC₀，C₂…のホツトエンド側は、第２図Ｃに示
すように、信号φ₁がV_DC＋V_Pの期間に、一旦V_DC
＋2V_Pまで上がつた後にV_SDCになり、信号φ₂が
V_DC＋V_Pの期間に、一旦V_SDC−V_Pまで下がつた後
にV_DC＋V_Pになる。また奇数番目のコンデンサ
C₁，C₃…のホツトエンド側は、第２図Ｄに示す
ように、信号φ₁がV_DC＋V_Pの期間に、一旦V_SDC−
V_Pまで下がつた後にV_DC＋V_Pになり、信号φ₂が
V_DC＋V_Pの期間に、一旦V_DC＋2V_Pまで上がつた
後にV_SDCになる。

そして入力信号が供給された直後の最初の信号
φ₁がV_DC＋V_Pの期間において、このときの入力信
号の電圧をV_S＝V_S1とするとコンデンサC₀のホツ
トエンド側の電位は一旦V_DC＋2V_Pまで上がつた
後にV_S1になる。すなわちコンデンサC₀は放電し
て、｛V_S1−（V_DC＋V_P）｝Ｃの電荷を蓄える。この
ときトランジスタQ₁はオフなので、コンデンサ
C₁，C₂…には変化はない。

次に、続く信号φ₂がV_DC＋V_Pの期間において、
まず信号φ₁の電位がV_DCになるので、コンデンサ
C₀のホツトエンド側の電位はV_S1−（V_DC＋V_P）＋
V_DC＝V_S1−V_Pになる。そしてトランジスタQ₁が
オンするので、コンデンサC₀のホツトエンド側
の電位は最終的にトランジスタQ₁のベース電位
（V_DC＋V_P）まで上昇する。このときトランジス
タQ₁は能動領域で動作しているので、コンデン
サCoの充電は、端子７→コンデンサC₁→トラン
ジスタQ₁のコレクタ・エミツタ→コンデンサC₀
の経路で行われる。そしてコンデンサC₀のホツ
トエンド側の電位がV_S1−V_PからV_DC＋V_Pに変化
するので、コンデンサC₁のホツトエンド側から
コンデンサC₀のホツトエンド側への電荷の移動
は、｛（V_DC＋V_P）−V_S1）｝Ｃ＝（V_DC＋2V_P−V_S1）Ｃで与えられる。これに対してコンデンサC₁には
最初V_P・Ｃの電荷が蓄えられていたので、コン
デンサC₁の最終電荷量は、 V_P・Ｃ−（V_DC＋2V_P−V_S1）Ｃ＝｛V_S1−（V_DC＋V
_P）｝Ｃとなる。すなわち、信号φ₁がV_DC＋V_Pの期間にコ
ンデンサC₀がV_S1−（V_DC＋V_P）であつたものが、
信号φ₂がV_DC＋V_Pの期間にコンデンサC₁に移動
し、コンデンサC₀はV_DC＋V_Pに戻る。なおコンデ
ンサQ₂がオフであるので、コンデンサC₂，C₃…
には変化はない。

さらに、次の信号φ₁がV_DC＋V_Pの期間におい
て、入力信号の電圧がV_S＝V_S2とすると、コンデ
ンサCoはV_S2−（V_DC＋V_P）に充電され、コンデ
ンサC₁はV_DC＋V_Pに戻され、コンデンサC₂はV_S1
−（V_DC＋V_P）に充電される。なおトランジスタ
Q₃がオフなのでコンデンサC₃以降は変化しない。

以上の動作がくり返されて、信号は図面の左か
ら右へと、信号φ₁，φ₂に同期して移動される。

このようにBBDを用いて巡回形トランスバー
サルフイルタを構成するには以下のようにする。
例えば第３図は複合カラー映像信号の処理におい
て、4.5MHzのトラツプを行うフイルタ回路を構
成する場合である。

図において７個のトランジスタQ_a1〜Q_a7から
なる第１のBBD，BBDa）と、６個のトランジ
スタQ_b1〜Q_b6からなる第２のBBD，BBDb）と
が設けられる。このBBDaのコンデンサC_a3，C_a5
が分割され、それぞれC_a3′，C_a3″，C_a5′，C_a5″と
されると共に、これらの容量値がそれぞれa₃C、
（１−a₃）Ｃ、a₅C、（１−a₅）Ｃとされる。これ
らの分割された一方のコンデンサC_a3′，C_a5′のコ
ールドエンド側が互いに接続され、他方のコンデ
ンサC_a3″，C_a5″のコールドエンド側が端子７に接
続される。

またコンプリメンタリーなトランジスタ１１
ａ，１２ａのエミツタが互いに接続され、この接
続点がコンデンサC_a3′，C_a5′の接続点に接続され
る。さらにトランジスタ１１ａ，１２ａのベース
が互いに接続され、この接点が端子３７を通じて
発振器３８に接続される。この発振器３８におい
て信号φ₂と同位相で、V_DC−V_BEとV_DC＋V_P＋V_BE
（但しV_BEはトランジスタのベース・エミツタ間
電圧）の電位を取る信号φ₂′が形成され、端子３
７に供給される。そしてpnp形のトランジスタ１
２ａのコレクタが接地され、npn形のトランジス
タ１１ａのコレクタが、カレントミラー回路M_1a
を構成する入力側のpnp形のトランジスタ１３ａ
のコレクタ及びベースに接続され、トランジスタ
１３ａのエミツタが電源端子４に接続される。

このカレントミラー回路M_1aを構成する出力側
のpnp形のトランジスタ１４ａ，１４a′のベース
がトランジスタ１３ａのベースに接続され、トラ
ンジスタ１４ａ，１４a′のエミツタが電源端子４
に接続される。そしてトランジスタ１４ａ，１４
a′のコレクタが前段のコンデンサC_a1ホツトエン
ド側に接続される。

また入力信号中の直流成分V_SDCが端子２１を通
じてnpn形のトランジスタ２２ａのベースに供給
される。このトランジスタ２２ａのエミツタが定
電流源２３ａを通じて接地され、コレクタが電源
端子４に接続される。さらにトランジスタ２２ａ
のエミツタが逆方向のダイオード２４ａを通じて
npn形のトランジスタ２５ａのエミツタに接続さ
れ、このトランジスタ２５ａのコレクタが電源端
子４に接続され、ベースがクロツク端子７に接続
される。このダイオード２４ａとトランジスタ２
５ａの接続点がコンデンサ２６ａの一端に接続さ
れる。このコンデンサ２６ａの容量値が、 m_aＣ＝（a₃＋a₅）Ｃとされる。このコンデンサ２６ａの他端がコンプ
リメンタリーなトランジスタ１５ａ，１６ａのエ
ミツタの接続点に接続される。さらにトランジス
タ１５ａ，１６ａのベースが互いに接続され、こ
の接続点が端子３６を通じて発振器３８に接続さ
れる。この発振器３８において信号φ₁と同位相
で、V_DC−V_BEとV_DC＋V_P＋V_BEの電位を取る信号
φ₁′が形成され、端子３６に供給される。そして
npn形のトランジスタ１５ａのコレクタが電源端
子４に接続され、pnp形のトランジスタ１６ａの
コレクタが、カレントミラー回路M_2aを構成する
入力側のnpn形のトランジスタ１７ａのコレクタ
及びベースに接続され、トランジスタ１７ａのエ
ミツタが接地される。さらにカレントミラー回路
M_2aを構成する出力側のトランジスタ１８ａ，１
８a′のベースがトランジスタ１７ａのベースに接
続され、トランジスタ１８ａ，１８a′のエミツタ
が接地され、コレクタがコンデンサC_a1のホツト
エンド側に接続される。

さらにBBDaのコンデンサC_a2，C_a4，C_a6が分
割され、それぞれC_a2′，C_a2″，C_a4′，C_a4″，
C_a6′，C_a6″とされると共に、これらの容量値がそ
れぞれa₂C、（１−a₂）Ｃ、a₄C、（１−a₄）Ｃ、
a₆C、（１−a₆）Ｃとされる。これらのコンデン
サC_a2″，C_a4″，C_a6″のコールドエンド側が端子６
に接続される。

またトランジスタ１１ａ〜１８ａと同等の回路
〔トランジスタ１１ｂ〜１８ｂ〕が設けられ、こ
のトランジスタ１１ｂ，１２ｂのベースの接続点
が端子３７に接続されると共に、トランジスタ１
５ｂ，１６ｂのベースの接続点が端子３６に接続
される。

そしてコンデンサC_a2′，C_a4′，C_a6′のコールド
エンド側がトランジスタ１５ｂ，１６ｂのエミツ
タの接続点に接続される。

さらにBBDbのコンデンサC_b2，C_b4が分割さ
れ、それぞれC_b2′，C_b2″，C_b4′，C_b4″とされると
共に、これらの容量値がそれぞれb₂C、（１−b₂）
Ｃ、b₄C、（１−b₄）Ｃとされる。これらのコン
デンサC_b2″，C_b4″のコールドエンド側が端子７に
接続され、コンデンサC_b2′，C_b4′のコールドエン
ド側がトランジスタ１１ｂ，１２ｂのエミツタの
接続点に接続される。

またトランジスタ２２ａ〜コンデンサ２６ａと
同等の回路〔トランジスタ２２ｂ〜コンデンサ２
６ｂ〕が設けられると共にトランジスタ２２ｂの
ベースが端子２１に接続され、トランジスタ２５
ｂのベースが端子７に接続される。さらにコンデ
ンサ２６ｂの容量値が、 m_bＣ＝｛１＋（b₂＋b₄）−（a₂＋a₄＋a₅）｝Ｃとされる。このコンデンサ２６ｂの他端がトラン
ジスタ１５ｂ，１６ｂのエミツタの接続点に接続
される。

そしてカレントミラー回路M_1b，M_2bの出力側
のトランジスタ１４ｂ，１４b′，１８ｂ，１８
b′のコレクタの接続点がコンデンサC_b0のホツト
エンド側に接続される。

さらにBBDbのコンデンサC_b1，C_b3，C_b5が分
割され、それぞれC_b1′，C_b1″，C_b3′，C_b3″，
C_b5′，C_b5″とされると共に、これらの容量値がそ
れぞれb₁C、（１−b₁）Ｃ、b₃C、（１−b₃）Ｃ、
b₅C、（１−b₅）Ｃとされる。これらのコンデン
サC_b1″，C_b3″，C_b5″のコールドエンド側が端子６
に接続される。

またトランジスタ１１ａ〜１８ａと同等の回路
〔トランジスタ１１ｃ〜１８ｃ〕が設けられ、こ
のトランジスタ１１ｃ，１２ｃのベースの接続点
が端子３７に接続されると共に、トランジスタ１
５ｃ，１６ｃのベースの接続点が端子３６に接続
される。

そしてコンデンサC_b1′，C_b3′，C_b5′のコールド
エンド側がトランジスタ１５ｃ，１６ｃのエミツ
タの接続点に接続される。

またトランジスタ２２ａ〜コンデンサ２６ａと
同等の回路〔トランジスタ２２ｃ〜コンデンサ２
６ｃ〕が設けられると共に、トランジスタ２２ｃ
のベースが端子２１に接続され、トランジスタ２
５ｃのベースが端子６に接続される。さらにコン
デンサ２６ｃの容量値が、 m_cＣ＝｛（b₁＋b₃＋b₅）−１｝Ｃとされる。このコンデンサ２６ｃの他端がトラン
ジスタ１１ｃ，１２ｃのエミツタの接続点に接続
される。

そしてカレントミラー回路M_1C，M_2Cの出力側
のトランジスタ１４ｃ，１４c′，１８ｃ，１８
c′のコレクタの接続点から出力端子４１が導出さ
れる。

この回路において、入力信号が供給されていな
いときは、コンデンサは全ての端子電圧がV_Pに
なつている。

これに対して入力信号が供給された直後の信号
φ₁がV_DC＋V_Pの期間において、この期間に供給さ
れた信号の電圧をV_S＝V_S1とすると、コンデンサ
C₀の端子電圧はV_PからV_S1−（V_DC＋V_P）に変化
される。さらに１クロツク期間τ（＝１／f_c：f_cはクロツク周波数）後の信号φ₁がV_DC＋V_Pの期間にコ
ンデンサC₂の端子電圧がV_PからV_S1−（V_DC＋V_P）
に変化される。

そして1.5τ後の信号φ₂がV_DC＋V_Pの期間におい
て、コンデンサC₃′，C₃″の端子電圧が共にV_Pか
らV_S1−（V_DC＋V_P）に変化され、この間にコンデ
ンサC₃′からa₃CV_P−a₃C｛V_S1−（V_DC＋V_P）｝＝a₃C
｛（V_DC＋2V_P）−V_S1｝の電荷がトランジスタ１１
ａのコレクタを通じて放電される。

さらに2.5τ後の信号φ₂がV_DC＋V_Pの期間に、コ
ンデンサC₅′が放電され、このときの放電電荷は、
a₅CV_P−a₅C｛V_S1−（V_DC＋V_P）｝＝a₅C｛（V_DC＋
2V_P）−V_S1｝となり、この電荷がトランジスタ１
１ａのコレクタを通じて放電される。

そしてこれらの全ての放電電荷はトランジスタ
１１ａのコレクタを通じて流されるので、トラン
ジスタ１１ａのコレクタを流れる電荷量Ｘは次の
ようになる。

Ｘ＝｛（V_DC＋2V_P）−V_S｝Ｃ（a₃Z^-1.5＋a₅Z^-2.5）但し、Ｚ＝e^s〓Ｓ＝jω＝2πf：ｆは入力信号の周波数すなわちトランジスタ１１のコレクタには、入
力信号を1.5τ遅延、2.5τ遅延した信号をそれぞれ
a₃、a₅で重み付けし、これらを加算した値に対応
する電荷が流される。

この電荷の流れによる電流の平均値I_AVは、 I_AV＝Ｘ／τ＝Ｘ・f_C となる。そしてこの電流I_AVがトランジスタ１３
ａを通じて流されることにより、これの２倍の電
流がトランジスタ１４ａ，１４a′を通じて流され
る。

さらに電荷量Ｘを構成する信号V_Sには、交流
成分V_SACの他に直流成分V_SDCも含まれている。そ
こで電荷量Ｘの直流成分X_DCを求めると、V_S＝
V_SDC、Ｚ＝１とおいて、 X_DC＝２・｛（V_DC＋2V_P）−V_SDC｝Ｃ（a₃＋a₅）となる。

一方トランジスタ２２ａ〜コンデンサ２６ａの
回路はBBDの初段と同じ構成になつている。こ
のためコンデンサ２６ａには、信号φ₁がV_DC＋V_P
の期間に、トランジスタ１５ａを通じて｛（V_DC＋2V_P）−V_SDC｝m_aＣ＝｛（V_DC＋2V_P）−V_SDCＣ（a₃＋a₅）の電荷が流される。そしてこれと等しい電荷が信
号φ₂がV_DC＋V_Pの期間にトランジスタ１６ａ，１
７ａを通じて流され、これの２倍の電荷がトラン
ジスタ１８ａ，１８a′を通じて流される。このた
め上述の電荷量Ｘの直流成分X_DCが相殺される。

そしてこの直流成分X_DCの相殺された電荷がコ
ンデンサC_a1に供給される。このためコンデンサ
C_a1にはトランジスタQ_a2からの電荷と上述の電荷
量Ｘとが供給されることになり、トランジスタ
Q_a2からの電荷が電荷量Ｘの分減少される。すな
わち電荷量Ｘによつて負帰還がかけられる。

同様にして、信号φ₂がV_DC＋V_Pの期間にコンデ
ンサC_a2′，C_a4′，C_a6′からの電荷がトランジスタ
１６ｂを通じて取り出される。またコンデンサ
C_b2′，C_b4′からの電荷がトランジスタ１１ｂを通
じて取り出される。そしてこれらの電荷の差の電
荷量がコンデンサC_b0に供給される。さらにコン
デンサ２６ｂからの電荷が供給されることによ
り、コンデンサC_b0に供給される電荷の直流変動
が除去されると共に、（V_DC＋2V_P−V_SDC）の直流
バイアスが与えられる。

また、信号φ₂がV_DC＋V_Pの期間にコンデンサ
C_b1′，C_b3′，C_b5′からの電荷がトランジスタ１６
ｃを通じて取り出される。この電荷量が出力端子
４１に出力される。さらにコンデンサ２６ｃから
の電荷が供給されることにより、出力端子４１に
出力される電荷の直流変動が除去されると共に、
（V_DC＋2V_P−V_SDC）の直流バイアスが与えられ
る。そしてこの出力端子４１からの信号が、後段
の例えばYC分離回路を構成するBBDcに供給さ
れる。

さらに第４図は、上述の回路を模式的なブロツ
クで描いたものである。図中、Z^-1は単位遅延回
路を示し、上述の回路のトランジスタ２個に相当
する。またＡ，Ｂは重みづけ係数でそれぞれ上述
回路のａ，ｂの２倍（A₂＝2a₂…、B₁＝2b₁…）
とする。

すなわち図において、入力端子１からの信号が
Z^--1/2の遅延回路５１を通じて合成器５２に供給
され、この合成器５２からの信号がBBDaを構成
するZ^-の遅延回路５３，５４，５５の直列回路
に供給される。この遅延回路５３，５４の出力が
それぞれ係数A₃、A₅の重みづけ回路５６，５７
を通じて合成器５２に供給され、原信号から減算
される。また遅延回路５３，５４，５５の出力が
それぞれ係数A₂、A₄、A₆の重みづけ回路５８，
５９，６０を通じて合成器６１に供給され、互い
に加算される。この合成器６１からの信号BBDb
を構成するZ^-1の遅延回路６２，６３，６４の直
列回路に供給される。この遅延回路６２，６３の
出力がそれぞれ係数B₂、B₄の重みづけ回路６５，
６６を通じて合成器６１に供給され、上述の加算
信号から減算される。また遅延回路６２，６３，
６４の出力がそれぞれ係数B₁、B₃、B₅の重みづ
け回路６７，６８，６９を通じて合成器７０に供
給され、互いに加算される。この合成器７０から
の信号が出力端子４１に出力される。さらに合成
器５２，６１，７０にそれぞれ直流補正回路７
１，７２，７３からの直流補正信号が供給され
る。

従つてこの回路において入力端子１から出力端
子４１までの伝達関数Ｈ（ｚ）はＨ（ｚ）＝A₂＋A₄Z^-1＋A₆Z^-2／１＋A₃Z^-1＋A₅Z
^-2・B₁＋B₃Z^-1＋B₅Z^-2／１＋B₂Z^-1＋B₄Z^-2・Z^--5/2 となり、ここで各係数A₂〜A₆、B₁〜B₅を以下の
ように定めると、この回路は4.5MHzのトラツプ
回路になる。

A₂＝0.856977 B₁＝0.973363 A₃＝0.559214 B₂＝0.871633 A₄＝0.673626 B₃＝0.765112 A₅＝0.828366 B₄＝0.840204 A₆＝0.856977 B₅＝0.973363 そしてこの回路の出力端子４１での周波数特性
は、第５図の実線Ａで示すようになる。

ところがこの回路において、合成器５２の出力
側までの周波数特性は第５図の破線Ｂのようにな
つている。また合成器６０の出力側までの周波数
特性は第５図の一点鎖線Ｃのようになつている。
すなわちこれらの部分では3MHz附近から高域に
ピーキングを生じている。

このためこのような回路に信号を供給すると、
ピーキングを生じる部分でサチユレーシヨンの起
きるおそれがある。特に複合カラー映像信号の場
合には3.58MHzの色副搬送周波数の附近でサチユ
レーシヨンが起きてしまう。さらにピーキングの
部分で0dBになるよう信号レベルを定めると信号
全体のＳ／Ｎが劣化してしまう。

また各合成器ごとに直流補正回路を設けるの
で、そのための構成が複雑になるなどの欠点があ
つた。

本発明はこのような点にかんがみ、簡単な構成
で、ピーキングによるサチユレーシヨンのおそれ
のない回路を得ようとするものである。以下図面
を参照しながら本発明の一実施例について説明し
よう。

すなわち本発明においては、トランスバーサル
フイルタを構成する電荷転送素子を複数に分割
し、それぞれの電荷転送素子をフイルタ構成に
し、これらを所望帯域内での周波数特性のピーキ
ングの小さいものから順に配列にすると共に、こ
れらをカスケード接続したものである。

第６図において、５個のトランジスタQ_d1〜
Q_d5からなる第１のBBD，BBDdと、６個のトラ
ンジスタQ_e1〜Q_e6からなる第２のBBD，BBDe
と、第３のBBD，BBDfとが設けられる。この
BBDdのコンデンサC_d0，C_d2，C_d4が分割され、
それぞれC_d0′，C_d0″，C_d2′，C_d2″，C_d4′，C_d4″と
されると共に、これらの容量値がそれぞれd₀C、
（１−d₀）Ｃ、d₂C、（１−d₂）Ｃ、d₄C、（１−
d₄）Ｃとされる。これらの分割された一方のコン
デンサC_d0′，C_d2′，C_d4′のコールドエンド側が互
いに接続され、他方のコンデンサC_d0″，C_d2″，
C_d4″のコールドエンド側が端子６に接続される。

またトランジスタ１１ａ〜１８ａと同等の回路
〔トランジスタ１１ｄ〜１８ｄ〕が設けられ、こ
のトランジスタ１１ｄ，１２ｄのベースの接続点
が端子３７に接続されると共に、トランジスタ１
５ｄ，１６ｄのベースの接続点が端子３６に接続
される。

そしてトランジスタC_d0′，C_d2′，C_d4′のコール
ドエンド側がトランジスタ１５ｄ，１６ｄのエミ
ツタの接続点に接続される。

さらにBBDeのコンデンサC_e2，C_e4が分割さ
れ、それぞれC_e2′，C_e2″，C_e4′，C_e4″そされると
共に、これらの容量値がそれぞれe₂C、（１−e₂）
Ｃ、e₄C、（１−e₄）Ｃとされる。これらの分割さ
れた一方のコンデンサC_e2′，C_e4′のコールドエン
ド側が互いに接続され、この接続点がトランジス
タ１１ｄ，１２ｄのエミツタの接続点に接続され
る。また他方のコンデンサC_e2″，C_e4″のコールド
エンド側が端子７に接続される。そしてカレント
ミラー回路M_1d，M_2dの出力側のトランジスタ１
４ｄ，１４d′，１８ｄ，１８d′のコレクタの接続
点がコンデンサC_e0のホツトエンド側に接続され
る。

またBBDeのコンデンサC_e1，C_e3，C_e5が分割
され、それぞれC_e1′，C_e1″，C_e3′，C_e3″，C_e5′，
C_e5″とされると共に、これらの容量値がそれぞれ
e₁C、（１−e₁）Ｃ、e₃C、（１−e₃）Ｃ、e₅C、（１
−e₅）Ｃとされる。これらの分割された一方のコ
ンデンサC_e1′，C_e3′，C_e5′のコールドエンド側が
互いに接続され、他方のコンデンサC_e1″，C_e3，
C_e5″のコールドエンド側が端子６に接続される。

またトランジスタ１１ａ〜１８ａと同等の回路
〔トランジスタ１１ｅ〜１８ｅ〕が設けられ、こ
のトランジスタ１１ｅ，１２ｅのベースの接続点
が端子３７に接続されると共に、トランジスタ１
５ｅ，１６ｅのベースの接続点が端子３６に接続
される。

そしてコンデンサC_e1′，C_e3′，C_e5′のコールド
エンド側がトランジスタ１５ｅ，１６ｅのエミツ
タの接続点に接続される。

さらにBBDfのコンデンサC_f2，C_f4が分割され、
それぞれC_f2′，C_f2″，C_f4′，C_f4″とされると共に、
これらの容量値がそれぞれf₂C、（１−f₂）Ｃ、
f₄C、（１−f₄）Ｃとされる。これらの分割された
一方のコンデンサC_f2′，C_f4′のコールドエンド側
が互いに接続され、この接続点がトランジスタ１
１ｅ，１２ｅのエミツタの接続点に接続される。
また他方のコンデンサC_f2″，C_f4″のコールドエン
ド側が端子７に接続される。そしてカレントミラ
ー回路M_1e，M_2eの出力側のトランジスタ１４
ｅ，１４e′，１８ｅ，１８e′のコレクタがコンデ
ンサC_f0のホツトエンド側に接続される。

この回路において、信号φ₂がV_DC＋V_Pの期間に
コンデンサC_d0′，C_d2′，C_d4′，C_e2′，C_e4′の信号
が取り出され、これらが合成されてコンデンサ
C_e0に供給される。また同じく信号φ₂がV_DC＋V_P
の期間にコンデンサC_e1′，C_e3′，C_e5′，C_f2′，
C_f4′の信号が取り出され、これらが合成されてコ
ンデンサC_f0に供給される。

さらにこの回路を、上述の第４図と同様の模式
的なブロツクで描くと、第７図のようになる。図
中、Ｄ，Ｅ，Ｆはｄ，ｅ，ｆの２倍（D₁＝2d₁
…、E₁＝2e₁…、F₁＝2f₁…）とする。

すなわち図において、入力端子１からの信号が
BBDdを構成するZ^-1の遅延回路８１，８２の直
列回路に供給される。この入力端子１からの信号
と遅延回路８１，８２の出力がそれぞれ係数D₀、
D₂、D₄の重みづけ回路８３，８４，８５を通じ
て合成器８６に供給され、互いに加算される。こ
の合成器８６からの信号がBBDeを構成するZ^-1
の遅延回路８７，８８の直列回路に供給される。
この遅延回路８７，８８の出力がそれぞれ係数
E₂、E₄の重みづけ回路８９，９０を通じて合成
器８６に供給され、上述の加算信号から減算され
る。また合成器８６からの信号と遅延回路８７，
８８の出力がそれぞれ係数E₁、E₃、E₅の重みづ
け回路９１，９２，９３を通じて合成器９４に供
給され、互いに加算される。この合成器９４から
の信号がBBDfを構成するZ^-1の遅延回路９５，
９６の直列回路に供給される。この遅延回路９
５，９６の出力がそれぞれ係数F₂、F₄の重みづ
け回路９７，９８を通じて合成器９４に供給さ
れ、上述の加算信号から減算される。

従つてこの回路において入力端子１から合成器
９４の出力側までの伝達関係Ｈ（ｚ）はＨ（ｚ）＝D₀＋D₂Z^-1＋D₄Z^-2／１＋E₂Z^-1＋E₄Z
^-2・E₁＋E₃Z^-1＋E₅Z^-2／１＋F₂Z^-1＋F₄Z^-2・Z^--5/2 となり、ここで各係数D₀〜D₄、E₁〜E₅、F₂〜F₄
を、D₀＝A₂、D₂＝A₄、D₄＝A₆、E₁＝B₁、E₂＝
A₃、E₃＝2₃、E₄＝A₅、E₅＝B₅、F₂＝B₂、F₄＝B₄
とすることにより、上述と同様の4.5MHzのトラ
ツプ回路とすることができる。なお出力信号は
BBDfの各段から任意に取り出すことができる。

そしてこの回路において、入力端子１から合成
器８６の出力側までの周波数特性は第８図の破線
Ａのようになる。これに対して合成器８６の生力
側から合成器９４の出力側までの周波数特性は第
８図の一点鎖線Ｂのようになり、これらが合成さ
れて第８図の実線Ｃのような周波数特性が得られ
る。なおこの特性図において、破線Ａは映像信号
帯域内でピーキングを生じないが、一点鎖線Ｂは
ピーキングを生じている。

ここで各係数をD₀←→E₁、D₂←→E₃、D₄←→E₅、E₂
←→F₂、E₄←→F₄の間で入換えても、入力端子１か
ら合成器９４の出力側までの周波数特性は同じに
なる。しかしながらその場合には、入力端子１か
ら合成器８６の出力側までの周波数特性にピーキ
ングを生じてしまう。

すなわち上述の回路において、合成器８６の出
力側での周波数特性は破線Ａで示すようになつて
おり、この信号をさらに一点鎖線Ｂで示すような
周波数特性の回路に供給することにより、合成器
９４の出力側の周波数特性は実線Ｃのようにな
る。従つてこの回路において後半の回路でピーキ
ングを生じても、前半からの総合特性ではピーキ
ングが生じない。

こうして4.5MHzのトラツプ回路が構成される
わけであるが、本発明によれば、フイルタを複数
のフイルタに分割し、ピーキングを生じない回路
を前段に配置するようにしたことにより、各中間
点でのピーキングの発生を防止することができ
る。

さらに上述の回路において、分割された各フイ
ルタの低域のゲインが、第８図からも明らかなよ
うに全て0dBなので、直流レベルが常に一定で、
直流補正回路を設ける必要がなく、回路構成が極
めて簡単になる。

また上述の回路において、BBDfは後段の例え
ばYC分離フイルタを構成するBBDの一部を兼用
できる。

なお本発明はBBDにかぎらずCCD等の全ての
CTDに適用できる。また4.5MHzのトラツプ回路
に限らず、3.58MHzのトラツプ回路等、種々のフ
イルタに適用できる。

【図面の簡単な説明】

第１図、第２図はBBDの説明のための図、第
３図は従来のトランスバーサルフイルタの構成
図、第４図、第５図はその説明のための図、第６
図は本発明の一例の構成図、第７図、第８図はそ
の説明のための図である。１は入力端子、ＣはBBDを構成するコンデン
サ、ＱはBBDを構成するトランジスタ、８１，
８２，８７，８８，９５，９６はZ^-1の遅延回路、
８３〜８５，８９〜９３，９７，９８は重みづけ
回路、８６，９４は合成器である。

Claims

【特許請求の範囲】

１電荷転送素子を用いた巡回形トランスバーサ
ルフイルタにおいて、上記電荷転送素子を複数に
分割して前段フイルタとこの前段フイルタにカス
ケード接続された後段フイルタを構成し、上記前
段及び後段フイルタが夫々共通の帯域をフイルタ
リングし、且つ、上記前段フイルタのピーキング
量が上記後段フイルタのピーキング量よりも小と
なるように上記前段及び後段のフイルタ定数を選
定し、上記カスケード接続された前段及び後段フ
イルタの総合特性で上記共通の帯域をフイルタリ
ングすると共に上記後段フイルタのピーキング量
を前段フイルタのピーキング量より大となすこと
によつて信号のサチユレーシヨンを防止するよう
にした巡回形トランスバーサルフイルタ。