JPH0245372B2 - - Google Patents
Info
- Publication number
- JPH0245372B2 JPH0245372B2 JP55078088A JP7808880A JPH0245372B2 JP H0245372 B2 JPH0245372 B2 JP H0245372B2 JP 55078088 A JP55078088 A JP 55078088A JP 7808880 A JP7808880 A JP 7808880A JP H0245372 B2 JPH0245372 B2 JP H0245372B2
- Authority
- JP
- Japan
- Prior art keywords
- capacitor
- transistor
- signal
- transistors
- charge
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C19/00—Digital stores in which the information is moved stepwise, e.g. shift registers
- G11C19/18—Digital stores in which the information is moved stepwise, e.g. shift registers using capacitors as main elements of the stages
- G11C19/182—Digital stores in which the information is moved stepwise, e.g. shift registers using capacitors as main elements of the stages in combination with semiconductor elements, e.g. bipolar transistors, diodes
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Filters That Use Time-Delay Elements (AREA)
- Networks Using Active Elements (AREA)
- Transforming Light Signals Into Electric Signals (AREA)
Description
【発明の詳細な説明】
本発明は電荷転送素子（CTD）、例えばBBD
の出力回路に関する。
の出力回路に関する。
BBDは一般に第１図に示すように構成される。
図において、入力端子１がnpn形のトランジスタ
２のベースに接続され、このトランジスタ２のエ
ミツタが定電流源３を通じて接地され、コレクタ
が電源端子４に接続される。このトランジスタ２
のエミツタが逆方向のダイオード５を通じてコン
デンサC0の一端に接続され、このコンデンサC0
を通じてクロツク端子６に接続される。またコン
デンサC0の一端がnpn形トランジスタQ1のエミツ
タに接続され、このトランジスタQ1のコレクタ
が次段のnpn形のトランジスタQ2のエミツタに接
続され、以下同様にnpn形のトランジスタQ2，Q3
……のコレクタとエミツタが順次接続され、終段
のトランジスタのコレクタが電源端子４に接続さ
れる。これらのトランジスタQ1，Q2……のコレ
クタとベースとの間にそれぞれコンデンサC1，
C2……が接続される。なおコンデンサC1，C2…
…の容量値は全てコンデンサC0に等しく、Ｃと
する。さらにサフイツクスが奇数のトランジスタ
Q1，Q3……のベースがクロツク端子７を通じて
クロツク信号発生回路８に接続され、サフイツク
スが偶数のトランジスタQ2，Q4……のベースが
クロツク端子６を通じて発生回路８に接続され
る。
図において、入力端子１がnpn形のトランジスタ
２のベースに接続され、このトランジスタ２のエ
ミツタが定電流源３を通じて接地され、コレクタ
が電源端子４に接続される。このトランジスタ２
のエミツタが逆方向のダイオード５を通じてコン
デンサC0の一端に接続され、このコンデンサC0
を通じてクロツク端子６に接続される。またコン
デンサC0の一端がnpn形トランジスタQ1のエミツ
タに接続され、このトランジスタQ1のコレクタ
が次段のnpn形のトランジスタQ2のエミツタに接
続され、以下同様にnpn形のトランジスタQ2，Q3
……のコレクタとエミツタが順次接続され、終段
のトランジスタのコレクタが電源端子４に接続さ
れる。これらのトランジスタQ1，Q2……のコレ
クタとベースとの間にそれぞれコンデンサC1，
C2……が接続される。なおコンデンサC1，C2…
…の容量値は全てコンデンサC0に等しく、Ｃと
する。さらにサフイツクスが奇数のトランジスタ
Q1，Q3……のベースがクロツク端子７を通じて
クロツク信号発生回路８に接続され、サフイツク
スが偶数のトランジスタQ2，Q4……のベースが
クロツク端子６を通じて発生回路８に接続され
る。
そしてクロツク端子６，７には、それぞれ第２
図Ａ，Ｂに示すように、VDCとVDC＋VPの電位を
取り、デユーテイー比が50％で、互いに、逆極性
になるクロツク信号φ1，φ2が供給される。なお
電圧VPは、電源端子４に供給される電源電圧VCC
に対して、 VCC＞VDC＋2VP とされる。
図Ａ，Ｂに示すように、VDCとVDC＋VPの電位を
取り、デユーテイー比が50％で、互いに、逆極性
になるクロツク信号φ1，φ2が供給される。なお
電圧VPは、電源端子４に供給される電源電圧VCC
に対して、 VCC＞VDC＋2VP とされる。
さらに入力端子１に供給される。入力信号の電
圧VSがVDC＋VP≦VS≦VDC＋2VPの範囲とされる。
圧VSがVDC＋VP≦VS≦VDC＋2VPの範囲とされる。
この装置において、初期状態では、コンデンサ
C0，C1……はすべて端子電圧がVPに充電されて
いる。また入力端子の電圧VSを直流成分VSDCと
交流成分VSACとに分けると、初期状態では交流成
分VSACのみ０になつている。
C0，C1……はすべて端子電圧がVPに充電されて
いる。また入力端子の電圧VSを直流成分VSDCと
交流成分VSACとに分けると、初期状態では交流成
分VSACのみ０になつている。
従つて初期状態において、サフイツクスが偶数
のコンデンサC0，C2……のホツトエンド側は、
第２図Ｃに示すように、信号φ1がVDC＋VPの期間
に、一旦VDC＋2VPまで上がつた後にVSDCになり、
信号φ2がVDC＋VPの期間に、一旦VSDC−VPまで下
がつた後にVDC＋VPになる。またサフイツクスが
奇数のコンデンサC1，C3……のホツトエンド側
は、第２図Ｄに示すように、信号φ1がVDC＋VPの
期間に、一旦VSDC−VPまで下がつた後にVDC＋VP
になり、信号φ2がVDC＋VPの期間に、一旦VDC＋
2VPまで上がつた後にVSDCになる。
のコンデンサC0，C2……のホツトエンド側は、
第２図Ｃに示すように、信号φ1がVDC＋VPの期間
に、一旦VDC＋2VPまで上がつた後にVSDCになり、
信号φ2がVDC＋VPの期間に、一旦VSDC−VPまで下
がつた後にVDC＋VPになる。またサフイツクスが
奇数のコンデンサC1，C3……のホツトエンド側
は、第２図Ｄに示すように、信号φ1がVDC＋VPの
期間に、一旦VSDC−VPまで下がつた後にVDC＋VP
になり、信号φ2がVDC＋VPの期間に、一旦VDC＋
2VPまで上がつた後にVSDCになる。
そして入力信号が供給された直後の最初の信号
φ1がVDC＋VPの期間において、このときの入力信
号の電圧をVS＝VS1とするとコンデンサC0のホツ
トエンド側の電位は一旦VDC＋2VPまで上がつた
後にVS1になる。すなわちコンデンサC0は放電し
て、｛VS1−（VDC＋VP）｝Ｃの電荷を蓄える。この
ときトランジスタQ1はオフなので、コンデンサ
C1，C2……には変化はない。
φ1がVDC＋VPの期間において、このときの入力信
号の電圧をVS＝VS1とするとコンデンサC0のホツ
トエンド側の電位は一旦VDC＋2VPまで上がつた
後にVS1になる。すなわちコンデンサC0は放電し
て、｛VS1−（VDC＋VP）｝Ｃの電荷を蓄える。この
ときトランジスタQ1はオフなので、コンデンサ
C1，C2……には変化はない。
次に、続く信号φ2がVDC＋VPの期間において、
まず信号φ1の電位がVDCになるので、コンデンサ
C0のホツトエンド側の電位はVS1−（VDC＋VP）＋
VDC＝VS1−VPになる。そしてトランジスタQ1が
オンするので、コンデンサC0のホツトエンド側
の電位は最終的にトランジスタQ1のベース電位
（VDC＋VP）まで上昇する。このときトランジス
タQ1は能動領域で動作しているので、コンデン
サC0の充電は、端子７→コンデンサC1→トラン
ジスタQ1のコレクタ・エミツタ→コンデンサC0
の経路で行われる。そしてコンデンサC0のホツ
トエンド側の電位がVS1−VPからVDC＋VPに変化
するので、コンデンサC1のホツトエンド側から
コンデンサC0のホツトエンド側への電荷の移動
は、 ｛（VDC＋VP）−VS1 −VP）｝Ｃ＝（VDC＋2VP−VS1）Ｃ で与えられる。これに対してコンデンサC1には
最初VP・Ｃの電荷が蓄えられていたので、コン
デンサC1の最終電荷量は、 VP・Ｃ−（VDC＋2VP −VS1）Ｃ＝｛VS1−（VDC＋VP）｝Ｃ となる。すなわち、信号φ1がVDC＋VPの期間にコ
ンデンサC0がVS1−（VDC＋VP）であつたものが、
信号φ2がVDC＋VPの期間にコンデンサC1に移動
し、コンデンサC0はVDC＋VPに戻る。なおトラン
ジスタQ2がオフであるので、コンデンサC2，C3
……には変化はない。
まず信号φ1の電位がVDCになるので、コンデンサ
C0のホツトエンド側の電位はVS1−（VDC＋VP）＋
VDC＝VS1−VPになる。そしてトランジスタQ1が
オンするので、コンデンサC0のホツトエンド側
の電位は最終的にトランジスタQ1のベース電位
（VDC＋VP）まで上昇する。このときトランジス
タQ1は能動領域で動作しているので、コンデン
サC0の充電は、端子７→コンデンサC1→トラン
ジスタQ1のコレクタ・エミツタ→コンデンサC0
の経路で行われる。そしてコンデンサC0のホツ
トエンド側の電位がVS1−VPからVDC＋VPに変化
するので、コンデンサC1のホツトエンド側から
コンデンサC0のホツトエンド側への電荷の移動
は、 ｛（VDC＋VP）−VS1 −VP）｝Ｃ＝（VDC＋2VP−VS1）Ｃ で与えられる。これに対してコンデンサC1には
最初VP・Ｃの電荷が蓄えられていたので、コン
デンサC1の最終電荷量は、 VP・Ｃ−（VDC＋2VP −VS1）Ｃ＝｛VS1−（VDC＋VP）｝Ｃ となる。すなわち、信号φ1がVDC＋VPの期間にコ
ンデンサC0がVS1−（VDC＋VP）であつたものが、
信号φ2がVDC＋VPの期間にコンデンサC1に移動
し、コンデンサC0はVDC＋VPに戻る。なおトラン
ジスタQ2がオフであるので、コンデンサC2，C3
……には変化はない。
さらに、次の信号φ1がVDC＋VPの期間におい
て、入力信号の電圧がVS＝VS2とすると、コンデ
ンサC0はVS2−（VDC＋VP）に充電され、コンデン
サC1はVDC＋VPに戻され、コンデンサC2はVS1−
（VDC＋VP）に充電される。なおトランジスタQ3
がオフなのでコンデンサC3以降は変化しない。
て、入力信号の電圧がVS＝VS2とすると、コンデ
ンサC0はVS2−（VDC＋VP）に充電され、コンデン
サC1はVDC＋VPに戻され、コンデンサC2はVS1−
（VDC＋VP）に充電される。なおトランジスタQ3
がオフなのでコンデンサC3以降は変化しない。
以上の動作がくり返されて、信号は図面の左か
ら右へと、信号φ1，φ2に同期して移動される。
ら右へと、信号φ1，φ2に同期して移動される。
このような装置において、例えば伝達関数H(z)
H(z)＝0.5Z-1−0.5Z-2
但し、Z-1＝e-s〓
ｓ＝jω＝j2πf
ｆは入力信号の周波数
τ＝１／fc
fcはクロツク周波数
の、いわゆるくし形特性を有する非巡回形トラン
スバーサルフイルタを構成する場合に、本願出願
人は先に次のような回路を提案した。
スバーサルフイルタを構成する場合に、本願出願
人は先に次のような回路を提案した。
すなわち、第３図において、コンデンサCo、
Co+3（ｎは偶数）が分割され、それぞれCo′、
Co″、Co+3′、Co+3″とされると共に、これらの容
量値が0.5Cとされる。これらの分割された他方の
コンデンサCo″のコールドエンド側が端子６に接
続され、他方のコンデンサCo+3″のコールドエン
ド側が端子７に接続される。
Co+3（ｎは偶数）が分割され、それぞれCo′、
Co″、Co+3′、Co+3″とされると共に、これらの容
量値が0.5Cとされる。これらの分割された他方の
コンデンサCo″のコールドエンド側が端子６に接
続され、他方のコンデンサCo+3″のコールドエン
ド側が端子７に接続される。
またコンプリメンタリーなトランジスタ１１，
１２のエミツタが互いに接続され、この接続点が
コンデンサCo′のコールドエンド側に接続され
る。さらにトランジスタ１１，１２のベースが互
いに接続され、この接続点が端子６′を通じて発
生回路８に接続される。この発生回路８からは信
号φ1と同位相で、VDC−VBEとVDC＋VP＋VBE（但
しVBEはトランジスタのベース・エミツタ間電
圧）の電位を取る信号φ1′が端子６′を通じて供給
される。そしてnpn形のトランジスタ１１のコレ
クタが、電源端子４に接続され、pnp形トランジ
スタ１２のコレクタが、カレントミラー回路M1
を構成する入力側のnpn形のトランジスタ１３の
コレクタ及びベースに接続され、トランジスタ１
３のエミツタが接地される。このカレントミラー
回路M1を構成する出力側のnpn形のトランジス
タ１４のベースがトランジスタ１３のベースに接
続され、トランジスタ１４のエミツタが接地され
る。
１２のエミツタが互いに接続され、この接続点が
コンデンサCo′のコールドエンド側に接続され
る。さらにトランジスタ１１，１２のベースが互
いに接続され、この接続点が端子６′を通じて発
生回路８に接続される。この発生回路８からは信
号φ1と同位相で、VDC−VBEとVDC＋VP＋VBE（但
しVBEはトランジスタのベース・エミツタ間電
圧）の電位を取る信号φ1′が端子６′を通じて供給
される。そしてnpn形のトランジスタ１１のコレ
クタが、電源端子４に接続され、pnp形トランジ
スタ１２のコレクタが、カレントミラー回路M1
を構成する入力側のnpn形のトランジスタ１３の
コレクタ及びベースに接続され、トランジスタ１
３のエミツタが接地される。このカレントミラー
回路M1を構成する出力側のnpn形のトランジス
タ１４のベースがトランジスタ１３のベースに接
続され、トランジスタ１４のエミツタが接地され
る。
さらにコンプリメンタリーなトランジスタ１
５，１６のエミツタが互いに接続され、この接続
点がコンデンサCo+3′のコールドエンド側に接続
される。またトランジスタ１５，１６のベースが
互いに接続され、この接続点が端子７′を通じて
発生回路８に接続される。この発生回路８からは
信号φ2と同位相で、VDC−VBEとVDC＋VP＋VBEの
電位を取る信号φ2′が供給される。そしてpnp形
のトランジスタ１６のコレクタが接地され、npn
形のトランジスタ１５のコレクタが、カレントミ
ラー回路M2を構成する入力側のpnp形のトラン
ジスタ１７のコレクタ及びベースに接続され、ト
ランジスタ１７のエミツタが電源端子４に接続さ
れる。このカレントミラー回路M2を構成する出
力側のpnp形のトランジスタ１８のベースがトラ
ンジスタ１７のベースに接続され、トランジスタ
１８のエミツタが電源端子４に接続される。
５，１６のエミツタが互いに接続され、この接続
点がコンデンサCo+3′のコールドエンド側に接続
される。またトランジスタ１５，１６のベースが
互いに接続され、この接続点が端子７′を通じて
発生回路８に接続される。この発生回路８からは
信号φ2と同位相で、VDC−VBEとVDC＋VP＋VBEの
電位を取る信号φ2′が供給される。そしてpnp形
のトランジスタ１６のコレクタが接地され、npn
形のトランジスタ１５のコレクタが、カレントミ
ラー回路M2を構成する入力側のpnp形のトラン
ジスタ１７のコレクタ及びベースに接続され、ト
ランジスタ１７のエミツタが電源端子４に接続さ
れる。このカレントミラー回路M2を構成する出
力側のpnp形のトランジスタ１８のベースがトラ
ンジスタ１７のベースに接続され、トランジスタ
１８のエミツタが電源端子４に接続される。
また入力信号VSの直流成分VSDCがその入力端
子１ｂに供給される第２のBBD（BBDb）が設け
られる。そして上述のトランジスタ１４，１８の
コレクタが接続され、この接続点がBBDbを構成
するコンデンサCb1のホツトエンド側に接続され
る。
子１ｂに供給される第２のBBD（BBDb）が設け
られる。そして上述のトランジスタ１４，１８の
コレクタが接続され、この接続点がBBDbを構成
するコンデンサCb1のホツトエンド側に接続され
る。
この回路において、入力信号が供給されていな
いときは、コンデンサは全ての端子電圧がVPに
なつている。
いときは、コンデンサは全ての端子電圧がVPに
なつている。
これに対して入力信号が供給された直後の信号
φ1がVDC＋VPの期間において、この期間に供給さ
れた信号の電圧をVS＝VS1とすると、コンデンサ
C0の端子電圧はVPからVS1−（VDC＋VP）に変化
される。さらに0.5τ後の信号φ2がVDC＋VPの期間
にコンデンサC0の端子電圧はVS1−VPから（VDC
＋VP）に変化される。
φ1がVDC＋VPの期間において、この期間に供給さ
れた信号の電圧をVS＝VS1とすると、コンデンサ
C0の端子電圧はVPからVS1−（VDC＋VP）に変化
される。さらに0.5τ後の信号φ2がVDC＋VPの期間
にコンデンサC0の端子電圧はVS1−VPから（VDC
＋VP）に変化される。
そしてｎ＋１／２τ後の信号φ2がVDC＋VPの期間
において、コンデンサCn′，Cn″の端子電圧が共
にVS1−VPから（VDC＋VP）に変化され、この間
にコンデンサCn′から 0.5C（VS1−VP）−0.5C（VDC＋VP） ＝0.5C｛（VDC＋2VP）−VS1｝ の電荷がトランジスタ１２のコレクタを通じて放
電される。
にVS1−VPから（VDC＋VP）に変化され、この間
にコンデンサCn′から 0.5C（VS1−VP）−0.5C（VDC＋VP） ＝0.5C｛（VDC＋2VP）−VS1｝ の電荷がトランジスタ１２のコレクタを通じて放
電される。
さらにｎ＋３／２τ後の信号φ2がVDC＋VPの期間
に、コンデンサCo+3′が放電され、このときの放
電電荷は、 0.5CVP−0.5C｛VS1−（VDC＋VP）｝ ＝0.5C｛（VDC＋2VP）−VS1｝ となり、この電荷がトランジスタ１５のコレクタ
を通じて放電される。
電電荷は、 0.5CVP−0.5C｛VS1−（VDC＋VP）｝ ＝0.5C｛（VDC＋2VP）−VS1｝ となり、この電荷がトランジスタ１５のコレクタ
を通じて放電される。
そしてこれらの放電電荷がそれぞれカレントミ
ラー回路M1，M2で反転されてコンデンサCb1か
ら抽出、注入され、これによつてコンデンサ
Cn′，Cn″のホツトエンド側（タツプT1）からコ
ンデンサCb2のホツトエンド側（タツプT2）まで
の伝達関数H(z)は H(z)＝0.5Z-1−0.5Z-2 になる。
ラー回路M1，M2で反転されてコンデンサCb1か
ら抽出、注入され、これによつてコンデンサ
Cn′，Cn″のホツトエンド側（タツプT1）からコ
ンデンサCb2のホツトエンド側（タツプT2）まで
の伝達関数H(z)は H(z)＝0.5Z-1−0.5Z-2 になる。
ところがこの回路において、信号を取り出す部
分にそれぞれコンプリメンタリーなトランジスタ
１１，１２，１５，１６を設けているので、素子
数が増加すると共に消費電力も大きくなる。これ
は特に回路をIC化する場合において問題であつ
た。
分にそれぞれコンプリメンタリーなトランジスタ
１１，１２，１５，１６を設けているので、素子
数が増加すると共に消費電力も大きくなる。これ
は特に回路をIC化する場合において問題であつ
た。
本発明はこのような点にかんがみ、簡単な構成
で複数の出力信号が得られるようにしたものであ
る。以下図面を参照しながら本発明の一実施例に
ついて説明しよう。
で複数の出力信号が得られるようにしたものであ
る。以下図面を参照しながら本発明の一実施例に
ついて説明しよう。
第４図において、コンデンサCn′のコールドエ
ンド側がコンプリメンタリーなトランジスタ２
１，２２のエミツタに接続される。このトランジ
スタ２１，２２のベースが端子６′に接続される。
そしてnpn形のトランジスタ２１のコレクタがカ
レントミラー回路M3を構成する入力側のpnp形
のトランジスタ２３のコレクタ及びベースに接続
され、トランジスタ２３のエミツタが電源端子４
に接続される。このカレントミラー回路M3を構
成する出力側のpnp形のトランジスタ２４のベー
スがトランジスタ２３のベースに接続され、トラ
ンジスタ２４のエミツタが電源端子４に接続さ
れ、コレクタがコンデンサCb0のホツトエンド側
に接続される。
ンド側がコンプリメンタリーなトランジスタ２
１，２２のエミツタに接続される。このトランジ
スタ２１，２２のベースが端子６′に接続される。
そしてnpn形のトランジスタ２１のコレクタがカ
レントミラー回路M3を構成する入力側のpnp形
のトランジスタ２３のコレクタ及びベースに接続
され、トランジスタ２３のエミツタが電源端子４
に接続される。このカレントミラー回路M3を構
成する出力側のpnp形のトランジスタ２４のベー
スがトランジスタ２３のベースに接続され、トラ
ンジスタ２４のエミツタが電源端子４に接続さ
れ、コレクタがコンデンサCb0のホツトエンド側
に接続される。
さらにpnp形のトランジスタ２２のコレクタが
カレントミラー回路M4を構成する入力側のnpn
形のトランジスタ２５のコレクタ及びベースに接
続され、トランジスタ２５のエミツタが接地され
る。このカレントミラー回路M4を構成する出力
側のnpn形のトランジスタ２６のベースがトラン
ジスタ２５のベースに接続され、トランジスタ２
６のエミツタが接地され、コレクタがコンデンサ
Cb3のホツトエンド側に接続される。
カレントミラー回路M4を構成する入力側のnpn
形のトランジスタ２５のコレクタ及びベースに接
続され、トランジスタ２５のエミツタが接地され
る。このカレントミラー回路M4を構成する出力
側のnpn形のトランジスタ２６のベースがトラン
ジスタ２５のベースに接続され、トランジスタ２
６のエミツタが接地され、コレクタがコンデンサ
Cb3のホツトエンド側に接続される。
この回路において、入力信号が供給されてから
ｎ／２τ後の信号φ1がVDC＋VPの期間に、コンデン サCn′，Cn″の端子電圧がVPからVS1−（VDC＋VP）
に変化され、この間にコンデンサCn′から 0.5C｛VDC＋2VP）−VS1｝ の電荷がトランジスタ２１のコレクタを通じて放
電される。この電荷がカレントミラー回路M3で
反転され、コンデンサCb0に注入される。
ｎ／２τ後の信号φ1がVDC＋VPの期間に、コンデン サCn′，Cn″の端子電圧がVPからVS1−（VDC＋VP）
に変化され、この間にコンデンサCn′から 0.5C｛VDC＋2VP）−VS1｝ の電荷がトランジスタ２１のコレクタを通じて放
電される。この電荷がカレントミラー回路M3で
反転され、コンデンサCb0に注入される。
また入力信号が供給されてからｎ＋１／２τ後の
信号φ2がVDC＋VPの期間に、コンデンサCn′，
Cn″の端子電圧がVS1−VPからVDC＋VPに変化さ
れ、この間にコンデンサCn′から 0.5C｛（VDC＋2VP）−VS1｝ の電荷がトランジスタ２２のコレクタを通じて放
電される。この電荷がカレントミラー回路M4で
反転され、コンデンサCb3から抽出される。
Cn″の端子電圧がVS1−VPからVDC＋VPに変化さ
れ、この間にコンデンサCn′から 0.5C｛（VDC＋2VP）−VS1｝ の電荷がトランジスタ２２のコレクタを通じて放
電される。この電荷がカレントミラー回路M4で
反転され、コンデンサCb3から抽出される。
そしてこの回路において、コンデンサCb3から
信号VS1に関連した信号が抽出される時点に、コ
ンデンサCb0に注入された信号はコンデンサCb1
に転送されており、さらに1τ後にコンデンサCb3
に転送される。すなわちコンデンサCb3には、コ
ンデンサCb0に注入された信号が、コンデンサ
Cb3から抽出された信号より1τ遅延されて転送さ
れる。
信号VS1に関連した信号が抽出される時点に、コ
ンデンサCb0に注入された信号はコンデンサCb1
に転送されており、さらに1τ後にコンデンサCb3
に転送される。すなわちコンデンサCb3には、コ
ンデンサCb0に注入された信号が、コンデンサ
Cb3から抽出された信号より1τ遅延されて転送さ
れる。
従つてこの回路において、タツプT1からコン
デンサCb4のホツトエンド側（タツプT2′）まで
の伝達関数H(z)は H(z)＝0.5Z-1−．5Z-2 となり、上述と同様のくし形特性のフイルタが形
成される。
デンサCb4のホツトエンド側（タツプT2′）まで
の伝達関数H(z)は H(z)＝0.5Z-1−．5Z-2 となり、上述と同様のくし形特性のフイルタが形
成される。
こうしてBBDから出力が取り出されるわけで
あるが、本発明によれば一対のコンプリメンタリ
ーなトランジスタ２１，２２から２つの出力信号
を取り出しているでで、素子数が削減され、消費
電力も小さくなる。
あるが、本発明によれば一対のコンプリメンタリ
ーなトランジスタ２１，２２から２つの出力信号
を取り出しているでで、素子数が削減され、消費
電力も小さくなる。
特に本発明は、大規模なフイルタ装置を形成す
る場合に、コンプリメンタリーなトランジスタの
数が半減し、消費電力も大幅に減少させることが
でき、回路をIC化する場合において有効である。
る場合に、コンプリメンタリーなトランジスタの
数が半減し、消費電力も大幅に減少させることが
でき、回路をIC化する場合において有効である。
さらに第５図は、本発明を一般的な非巡回形の
トランスバーサルフイルタに適用した場合であ
る。
トランスバーサルフイルタに適用した場合であ
る。
図において、コンデンサCo+1のコールドエンド
側が端子７から切り離され、このコンデンサCo+1
のコールドエンド側がトランジスタ２１，２２の
エミツタに接続され、トランジスタ２１，２２の
ベースが端子７′に接続される。
側が端子７から切り離され、このコンデンサCo+1
のコールドエンド側がトランジスタ２１，２２の
エミツタに接続され、トランジスタ２１，２２の
ベースが端子７′に接続される。
それと共に、カレントミラー回路M3のトラン
ジスタ２３のエミツタに抵抗値RXの抵抗器２７
が設けられる。またカレントミラー回路M3の出
力側のトランジスタが２個〔２４1，２４5〕設け
られ、これらのトランジスタ２４1，２４5のベー
スがトランジスタ２３のベースに接続される。さ
らにこれらのトランジスタ２４1，２４5のエミツ
タにそれぞれ抵抗値R1，R5の抵抗器２８1，２８
５が設けられる。そしてこれらのトランジスタ２
４1，２４5のコレクタがそれぞれコンデンサCb1，
Cb5のホツトエンド側に接続される。
ジスタ２３のエミツタに抵抗値RXの抵抗器２７
が設けられる。またカレントミラー回路M3の出
力側のトランジスタが２個〔２４1，２４5〕設け
られ、これらのトランジスタ２４1，２４5のベー
スがトランジスタ２３のベースに接続される。さ
らにこれらのトランジスタ２４1，２４5のエミツ
タにそれぞれ抵抗値R1，R5の抵抗器２８1，２８
５が設けられる。そしてこれらのトランジスタ２
４1，２４5のコレクタがそれぞれコンデンサCb1，
Cb5のホツトエンド側に接続される。
またカレントミラー回路M4のトランジスタ２
５のエミツタに抵抗値RYの抵抗器２９が設けら
れる。またカレントミラー回路M4の出力側のト
ランジスタが２個〔２６4，２６8〕設けられ、こ
れらのトランジスタ２６4，２６8のベースがトラ
ンジスタ２５のベースに接続される。さらにこれ
らのトランジスタ２６4，２６8のエミツタにそれ
ぞれ抵抗値R4，R8の抵抗器３０4，３０8が設け
られる。そしてこれらのトランジスタ２６4，２
６8のコレクタがそれぞれコンデンサCb4，Cb8の
ホツトエンド側に接続される。
５のエミツタに抵抗値RYの抵抗器２９が設けら
れる。またカレントミラー回路M4の出力側のト
ランジスタが２個〔２６4，２６8〕設けられ、こ
れらのトランジスタ２６4，２６8のベースがトラ
ンジスタ２５のベースに接続される。さらにこれ
らのトランジスタ２６4，２６8のエミツタにそれ
ぞれ抵抗値R4，R8の抵抗器３０4，３０8が設け
られる。そしてこれらのトランジスタ２６4，２
６8のコレクタがそれぞれコンデンサCb4，Cb8の
ホツトエンド側に接続される。
さらにコンデンサCb0のコールドエンド側が端
子６から切り離され、このコンデンサCb0のコー
ルドエンド側がコンプリメンタリーなトランジス
タ３１，３２のエミツタに接続され、トランジス
タ３１，３２のベースが端子６′に接続される。
子６から切り離され、このコンデンサCb0のコー
ルドエンド側がコンプリメンタリーなトランジス
タ３１，３２のエミツタに接続され、トランジス
タ３１，３２のベースが端子６′に接続される。
そしてpnp形のトランジスタ３２のコレクタが
カレントミラー回路M6を構成する入力側のトラ
ンジスタ３５のコレクタ及びベースに接続され、
このトランジスタ３５のエミツタが抵抗値RX′の
抵抗器３９を通じて接地される。このカレントミ
ラー回路M6の出力側のトランジスタが２個〔３
６1，３６5〕設けられ、これらのトランジスタ３
６1，３６5のベースがトランジスタ３５のベース
に接続される。さらにこれらのトランジスタ３６
１，３６5のエミツタがそれぞれ抵抗値R1′，R5′の
抵抗器４０1，４０5を通じて接地される。ここ
で、 RX′／R1′＝RX／R1、RX′／R5′＝RX／R5 とする。そしてこれらのトランジスタ３６1，３
６5のコレクタがそれぞれコンデンサCb1，Cb5の
ホツトエンド側に接続される。
カレントミラー回路M6を構成する入力側のトラ
ンジスタ３５のコレクタ及びベースに接続され、
このトランジスタ３５のエミツタが抵抗値RX′の
抵抗器３９を通じて接地される。このカレントミ
ラー回路M6の出力側のトランジスタが２個〔３
６1，３６5〕設けられ、これらのトランジスタ３
６1，３６5のベースがトランジスタ３５のベース
に接続される。さらにこれらのトランジスタ３６
１，３６5のエミツタがそれぞれ抵抗値R1′，R5′の
抵抗器４０1，４０5を通じて接地される。ここ
で、 RX′／R1′＝RX／R1、RX′／R5′＝RX／R5 とする。そしてこれらのトランジスタ３６1，３
６5のコレクタがそれぞれコンデンサCb1，Cb5の
ホツトエンド側に接続される。
さらに、npn形のトランジスタ３１のコレクタ
がカレントミラー回路M5を構成する入力側のト
ランジスタ３３のコレクタ及びベースに接続さ
れ、このトランジスタ３３のエミツタが抵抗値
RY′の抵抗器３７を通じて電源端子４に接続され
る。このカレントミラー回路M5の出力側のトラ
ンジスタが２個〔３４4，３４8〕設けられ、これ
らのトランジスタ３４4，３４8のベースがトラン
ジスタ３３のベースに接続される。さらにこれら
のトランジスタ３４4，３４8のエミツタがそれぞ
れ抵抗値R4′，R8′の抵抗器３８4，３８8を通じて
電源端子４に接続される。ここで RY′／R4′＝RY／R4，RY′／R8′＝RY／R8 とする。そしてこれらのトランジスタ３４4，３
４8のコレクタがそれぞれコンデンサCb4，Cb8の
ホツトエンド側に接続される。
がカレントミラー回路M5を構成する入力側のト
ランジスタ３３のコレクタ及びベースに接続さ
れ、このトランジスタ３３のエミツタが抵抗値
RY′の抵抗器３７を通じて電源端子４に接続され
る。このカレントミラー回路M5の出力側のトラ
ンジスタが２個〔３４4，３４8〕設けられ、これ
らのトランジスタ３４4，３４8のベースがトラン
ジスタ３３のベースに接続される。さらにこれら
のトランジスタ３４4，３４8のエミツタがそれぞ
れ抵抗値R4′，R8′の抵抗器３８4，３８8を通じて
電源端子４に接続される。ここで RY′／R4′＝RY／R4，RY′／R8′＝RY／R8 とする。そしてこれらのトランジスタ３４4，３
４8のコレクタがそれぞれコンデンサCb4，Cb8の
ホツトエンド側に接続される。
この回路において、任意の信号φ2がVDC＋VPの
期間に、コンデンサCnの端子電圧VDC＋2VPから
VSに変化すると、この間に （VDC＋2VP−VS）Ｃ＝Ｘ の電荷量Ｘがトランジスタ２１のコレクタを流さ
れる。
期間に、コンデンサCnの端子電圧VDC＋2VPから
VSに変化すると、この間に （VDC＋2VP−VS）Ｃ＝Ｘ の電荷量Ｘがトランジスタ２１のコレクタを流さ
れる。
この電荷量Ｘはトランジスタ２３及び抵抗器２
７を通じて流される。そしてトランジスタ２３を
流れる電荷量Ｘの RX／R1（＝a1），RX／R5（＝a5） 倍の電荷がそれぞれトランジスタ２４1，２４5及
び抵抗器２８1，２８5を通じて流される。このた
め各コンデンサC1，C5にこれらの電荷が注入さ
れる。
７を通じて流される。そしてトランジスタ２３を
流れる電荷量Ｘの RX／R1（＝a1），RX／R5（＝a5） 倍の電荷がそれぞれトランジスタ２４1，２４5及
び抵抗器２８1，２８5を通じて流される。このた
め各コンデンサC1，C5にこれらの電荷が注入さ
れる。
さらに続く信号φ1がVDC＋VPの期間に、コンデ
ンサCnの端子電圧がVS−VPからVDC＋VPに変化
すると、この間に （VDC＋2VP−VS）Ｃ＝Ｘ の電荷量Ｘがトランジスタ２２のコレクタを流さ
れる。
ンサCnの端子電圧がVS−VPからVDC＋VPに変化
すると、この間に （VDC＋2VP−VS）Ｃ＝Ｘ の電荷量Ｘがトランジスタ２２のコレクタを流さ
れる。
この電荷量Ｘはトランジスタ２５及び抵抗器２
９を通じて流される。そしてトランジスタ２５を
流れる電荷量Ｘの RX／R4（＝a4），RX／R8（＝a8） 倍の電荷がそれぞれトランジスタ２６4，２６8及
び抵抗器３０4，３０8を通じて流される。このた
め各コンデンサC4，C8からこれらの電荷が抽出
される。
９を通じて流される。そしてトランジスタ２５を
流れる電荷量Ｘの RX／R4（＝a4），RX／R8（＝a8） 倍の電荷がそれぞれトランジスタ２６4，２６8及
び抵抗器３０4，３０8を通じて流される。このた
め各コンデンサC4，C8からこれらの電荷が抽出
される。
そしてこれらの注入、抽出されたことによる信
号が、クロツク信号φ1，φ2に同期して転送され、
トランジスタ２１に信号VSが流れた時点を基準
にして、4τ後にコンデンサCb1に注入されたこと
による信号がコンデンサCb9に転送され、３τ後
にコンデンサCb4から抽出されたことによる信号
がコンデンサCb9に転送され、2τ後にコンデンサ
Cb5に注入されたことによる信号がコンデンサ
Cb9に転送され、1τ後にコンデンサCb8から抽出
されたことによる信号がコンデンサCb9に転送さ
れる。
号が、クロツク信号φ1，φ2に同期して転送され、
トランジスタ２１に信号VSが流れた時点を基準
にして、4τ後にコンデンサCb1に注入されたこと
による信号がコンデンサCb9に転送され、３τ後
にコンデンサCb4から抽出されたことによる信号
がコンデンサCb9に転送され、2τ後にコンデンサ
Cb5に注入されたことによる信号がコンデンサ
Cb9に転送され、1τ後にコンデンサCb8から抽出
されたことによる信号がコンデンサCb9に転送さ
れる。
すなわちこの回路において、コンデンサCb9に
は、トランジスタ２１を流れる信号を−a1，a4，
−a5，a8で重みづけし、それぞれ4τ遅延、3τ遅
延、2τ遅延、遅延した信号の合成信号が得られ、
これによつてコンデンサCn+1のホツトエンド側
（タツプT3）からコンデンサCb9のホツトエンド
側（タツプT4）までの伝達関数H(z)は H(z)＝（a8−a5Z-1＋a4Z-2 −a1Z-3）Z-1 となる。
は、トランジスタ２１を流れる信号を−a1，a4，
−a5，a8で重みづけし、それぞれ4τ遅延、3τ遅
延、2τ遅延、遅延した信号の合成信号が得られ、
これによつてコンデンサCn+1のホツトエンド側
（タツプT3）からコンデンサCb9のホツトエンド
側（タツプT4）までの伝達関数H(z)は H(z)＝（a8−a5Z-1＋a4Z-2 −a1Z-3）Z-1 となる。
さらにBBDbにおいて、信号φ2がVDC＋VPの期
間に、コンデンサCb0の端子電圧がVSDC−VPから
VDC＋VPに変化すると、この間に （VDC＋2VP−VSDC）Ｃ＝XDC の電荷量XDCがトランジスタ３２のコレクタを流
される。
間に、コンデンサCb0の端子電圧がVSDC−VPから
VDC＋VPに変化すると、この間に （VDC＋2VP−VSDC）Ｃ＝XDC の電荷量XDCがトランジスタ３２のコレクタを流
される。
この電荷量XDCはトランジスタ３５及び抵抗器
３９を通じて流される。そしてトランジスタ３５
を流れる電荷量XDCの RX′／R1′（＝a1），RX′／R5′（＝a5） 倍の電荷がそれぞれトランジスタ３６1，３６5及
び抵抗器４０1，４０5を通じて流される。
３９を通じて流される。そしてトランジスタ３５
を流れる電荷量XDCの RX′／R1′（＝a1），RX′／R5′（＝a5） 倍の電荷がそれぞれトランジスタ３６1，３６5及
び抵抗器４０1，４０5を通じて流される。
このため各コンデンサCb1，Cb5からこれらの
電荷が抽出される。ここでこの抽出電荷は信号の
直流成分をa1，a5で重み付けしたものであつて、
上述のトランジスタ２４1，２４5からコンデンサ
Cb1，Cb5に注入される信号電荷の直流成分に一
致している。
電荷が抽出される。ここでこの抽出電荷は信号の
直流成分をa1，a5で重み付けしたものであつて、
上述のトランジスタ２４1，２４5からコンデンサ
Cb1，Cb5に注入される信号電荷の直流成分に一
致している。
また同様にして、信号φ1がVDC＋VPの期間に、
コンデンサCb0の端子電圧がVDC＋2VPからVSDCに
変化すると、この間に （VDC＋2VP−VSDC）Ｃ＝XDC の電荷量XDCがトランジスタ３１のコレクタを流
される。
コンデンサCb0の端子電圧がVDC＋2VPからVSDCに
変化すると、この間に （VDC＋2VP−VSDC）Ｃ＝XDC の電荷量XDCがトランジスタ３１のコレクタを流
される。
この電荷量XDCはトランジスタ３３及び抵抗器
３７を通じて流される。そしてトランジスタ３３
を流れる電荷量XDCの RX′／R4′（＝a4），RX′／R8′（＝a8） 倍の電荷がそれぞれトランジスタ３４4，３４8及
び抵抗器３８4，３８8を通じて流される。
３７を通じて流される。そしてトランジスタ３３
を流れる電荷量XDCの RX′／R4′（＝a4），RX′／R8′（＝a8） 倍の電荷がそれぞれトランジスタ３４4，３４8及
び抵抗器３８4，３８8を通じて流される。
このため各コンデンサCb4，Cb8からこれらの
電荷が抽出される。ここでこの抽出電荷は信号の
直流成分をa4，a8で重み付けしたものであつて、
上述のトランジスタ２６4，２６8にてコンデンサ
Cb4，Cb8から抽出される信号電荷の直流成分に
一致している。
電荷が抽出される。ここでこの抽出電荷は信号の
直流成分をa4，a8で重み付けしたものであつて、
上述のトランジスタ２６4，２６8にてコンデンサ
Cb4，Cb8から抽出される信号電荷の直流成分に
一致している。
従つてこの回路において、トランジスタ２４1，
２４5，２６4，２６8にて注入、抽出される信号
電荷の直流成分VSDCが相殺され、コンデンサCb1
〜Cb8には交流成分VSACのみが注入される。
２４5，２６4，２６8にて注入、抽出される信号
電荷の直流成分VSDCが相殺され、コンデンサCb1
〜Cb8には交流成分VSACのみが注入される。
こうして非巡回形のトランスバーサルフイルタ
が形成されるわけであるが、本発明によれば、コ
ンプリメンタリーなトランジスタが２対でよく、
素子数が削減されると共に消費電力も小さくな
る。
が形成されるわけであるが、本発明によれば、コ
ンプリメンタリーなトランジスタが２対でよく、
素子数が削減されると共に消費電力も小さくな
る。
さらに第６図は巡回形トランスバーサルフイル
タを構成する場合である。図において、コンデン
サC8のコールドエンド側がトランジスタ２１，
２２のエミツタに接続され、このトランジスタ２
１，２２のベースが端子６′に接続されると共に、
カレントミラー回路M3がトランジスタ２４2，２
４6を通じてコンデンサC2，C6のホツトエンド側
に接続され、またカレントミラー回路M4のトラ
ンジスタ２６1，２６5を通じてコンデンサC1，C5
のホツトエンド側に接続される。またコンデンサ
Cb1のコールドエンド側がトランジスタ３１，３
２のエミツタに接続され、このトランジスタ３
１，３２のベースが端子７′に接続されると共に、
カレントミラー回路M6のトランジスタ３６2，３
６6を通じてコンデンサC2，C6のホツトエンド側
に接続され、またカレントミラー回路M6のトラ
ンジスタ３４1，３４5を通じてコンデンサC1，C5
のホツトエンド側に接続される。他は第５図と同
等にされる。
タを構成する場合である。図において、コンデン
サC8のコールドエンド側がトランジスタ２１，
２２のエミツタに接続され、このトランジスタ２
１，２２のベースが端子６′に接続されると共に、
カレントミラー回路M3がトランジスタ２４2，２
４6を通じてコンデンサC2，C6のホツトエンド側
に接続され、またカレントミラー回路M4のトラ
ンジスタ２６1，２６5を通じてコンデンサC1，C5
のホツトエンド側に接続される。またコンデンサ
Cb1のコールドエンド側がトランジスタ３１，３
２のエミツタに接続され、このトランジスタ３
１，３２のベースが端子７′に接続されると共に、
カレントミラー回路M6のトランジスタ３６2，３
６6を通じてコンデンサC2，C6のホツトエンド側
に接続され、またカレントミラー回路M6のトラ
ンジスタ３４1，３４5を通じてコンデンサC1，C5
のホツトエンド側に接続される。他は第５図と同
等にされる。
従つてこの回路において、コンデンサC8から
検出された電荷がカレントミラー回路M3，M4で
重み付けされ、この電荷がコンデンサC1，C2，
C5，C6に注入、抽出されると共に、各電荷の直
流成分がカレントミラー回路M5，M6から注入さ
れて、各コンデンサC1，C2，C5，C6には交流成
分のみが抽出注入される。
検出された電荷がカレントミラー回路M3，M4で
重み付けされ、この電荷がコンデンサC1，C2，
C5，C6に注入、抽出されると共に、各電荷の直
流成分がカレントミラー回路M5，M6から注入さ
れて、各コンデンサC1，C2，C5，C6には交流成
分のみが抽出注入される。
そしてこの回路において、コンデンサC0のホ
ツトエンド側からコンデンサC8のホツトエンド
側までの伝達関数H(z)は、RX／R1＝RX′R1′＝a1， RX′／R2＝RX′／R2′＝a2，RX／R5＝RX′／R5′＝a5，
RX／R6＝ RX′／R6′＝a6として H(z)＝Z-5／１＋a6Z-1−a5Z-2＋a2Z-3−a1Z-4 となる。なお他の作用効果は第５図と同等であ
る。
ツトエンド側からコンデンサC8のホツトエンド
側までの伝達関数H(z)は、RX／R1＝RX′R1′＝a1， RX′／R2＝RX′／R2′＝a2，RX／R5＝RX′／R5′＝a5，
RX／R6＝ RX′／R6′＝a6として H(z)＝Z-5／１＋a6Z-1−a5Z-2＋a2Z-3−a1Z-4 となる。なお他の作用効果は第５図と同等であ
る。
なお本発明はBBDに限らずCCDにも適用でき
る。
る。
また本願の技術思想の核心はクロツクが供給さ
れるコンプリメンタリーなトランジスタから一対
の出力を得る点にあるので、この技術思想がトラ
ンスバーサルフイルタのみならず、遅延回路等の
電荷転送素子の出力回路にも適用できることは自
明である。
れるコンプリメンタリーなトランジスタから一対
の出力を得る点にあるので、この技術思想がトラ
ンスバーサルフイルタのみならず、遅延回路等の
電荷転送素子の出力回路にも適用できることは自
明である。
第１図、第２図はBBDの説明のための図、第
３図は従来の装置の説明のための図、第４図は本
発明の一例の接続図、第５図、第６図は他の例の
構成図である。 １は入力端子、２１，２２はコンプリメンタリ
ーなトランジスタ、M3，M4はカレントミラー回
路である。
３図は従来の装置の説明のための図、第４図は本
発明の一例の接続図、第５図、第６図は他の例の
構成図である。 １は入力端子、２１，２２はコンプリメンタリ
ーなトランジスタ、M3，M4はカレントミラー回
路である。
Claims (1)
- １ 電荷転送素子のクロツク信号と同位相の信号
を相補的な一対の能動素子の制御端子に共通に供
給し、これらの一対の能動素子の被制御端子を互
いに接続し、この接続点を上記電荷転送素子の容
量のコールドエンド側に接続し、上記一対の能動
素子の出力電極よりそれぞれ出力電流を得るよう
にした電荷転送素子の出力回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7808880A JPS573296A (en) | 1980-06-10 | 1980-06-10 | Output circuit of charge transfer element |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7808880A JPS573296A (en) | 1980-06-10 | 1980-06-10 | Output circuit of charge transfer element |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS573296A JPS573296A (en) | 1982-01-08 |
| JPH0245372B2 true JPH0245372B2 (ja) | 1990-10-09 |
Family
ID=13652085
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7808880A Granted JPS573296A (en) | 1980-06-10 | 1980-06-10 | Output circuit of charge transfer element |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS573296A (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0724891Y2 (ja) * | 1989-04-03 | 1995-06-05 | 積水化学工業株式会社 | 配線保護カバー |
| JPH0497419U (ja) * | 1991-03-19 | 1992-08-24 |
-
1980
- 1980-06-10 JP JP7808880A patent/JPS573296A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS573296A (en) | 1982-01-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0822478B1 (en) | Voltage converting circuit and multiphase clock generating circuit for driving the same | |
| US5408422A (en) | Multiplication circuit capable of directly multiplying digital data with analog data | |
| JPS60254815A (ja) | フイルタ装置 | |
| JP3132064B2 (ja) | スイッチトキャパシタ回路 | |
| JPS5922433A (ja) | 温度補償用回路 | |
| JPH0245372B2 (ja) | ||
| JPS58131811A (ja) | 電気素子シュミレータを有する積分器／フィルタ回路 | |
| US4331944A (en) | Switched-capacitor resistor simulation circuits | |
| JPS628046B2 (ja) | ||
| EP0192652A1 (en) | Frequency comparator circuits | |
| JPS6359315B2 (ja) | ||
| JPS6324328B2 (ja) | ||
| JPS6322487B2 (ja) | ||
| JPS6317248B2 (ja) | ||
| US4513265A (en) | 3-Phase switched capacitor circuit having an inductive characteristic | |
| JPS63879B2 (ja) | ||
| JPS6043594B2 (ja) | 電荷転送素子の出力回路 | |
| JPH0230204B2 (ja) | ||
| JPS6043596B2 (ja) | 電荷転送素子の出力回路 | |
| JPS6346606B2 (ja) | ||
| JPS63242018A (ja) | 単安定マルチバイブレ−タ | |
| JPS6221411B2 (ja) | ||
| JPS63878B2 (ja) | ||
| JPS605772A (ja) | 直流安定化電源回路 | |
| JPS6043595B2 (ja) | 電荷転送素子の出力回路 |