JPS6318968A - 電力変換器の制御装置 - Google Patents

電力変換器の制御装置

Info

Publication number
JPS6318968A
JPS6318968A JP15963086A JP15963086A JPS6318968A JP S6318968 A JPS6318968 A JP S6318968A JP 15963086 A JP15963086 A JP 15963086A JP 15963086 A JP15963086 A JP 15963086A JP S6318968 A JPS6318968 A JP S6318968A
Authority
JP
Japan
Prior art keywords
synchronization
phase
control device
synchronization signal
power
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP15963086A
Other languages
English (en)
Other versions
JPH061984B2 (ja
Inventor
Masayuki Hirose
広瀬 正之
Hiromi Inaba
博美 稲葉
Goichi Aoki
青木 吾一
Kazuhiro Sakata
坂田 一裕
Masaaki Nakazato
中里 眞朗
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP15963086A priority Critical patent/JPH061984B2/ja
Publication of JPS6318968A publication Critical patent/JPS6318968A/ja
Publication of JPH061984B2 publication Critical patent/JPH061984B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Rectifiers (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 不発明は電力変換装置に係り、特に、パルス幅制御を行
うコンバータに好適な電力変換装置に関する。
〔従来の技術〕
コンバータの力率改善の観点から特開昭56−1629
76号公報では電流しゃ断機能をもつ制御可能な開閉素
子をアームに接続し、パルス幅制御と位相制御を併用す
る方式、又、昭和58年電気学会全国大会論文集Nα4
53ではパルス幅制御のみを用いる方式が提案されてい
るが、ともに、コンバータ制御のために電源電圧との同
期をとる必要がある。従来技術ではこの同期引き込みを
行う手段として、交流電源電圧の一相が負から正に変化
し、零電圧を横切る際に発生する同期化信号をトリガと
してパルス列を発生させたり(パルス幅制御のみの場合
)、パルス列発生に先立って位相制御系を起動させるな
ど(位相制御も併用する場合)同期化信号に同期して一
連のパルス発生処理を実行する方式が用いられていた。
しかし、このような同期化技術では同期化信号が発生し
た時に現在どのようなパルス列を発生しているかとは無
関係に強制的に同期化が行われるので、たとえば同期化
の直前で、あるコンバータ素子に点弧指令を発生したも
のの同期化処理によってすぐ消弧指令を発生しなければ
ならないというような状況も十分起こり、コンバータ素
子に与える最小パルス幅確保の点から(素子の破損を防
ぐ必要から)特開昭59−103579号公報のような
付加回路を設ける必要があるなどシステムを構成する上
での簡潔さに改善の余地があった。また同期化機能の異
常を検出するために別途故障検出回路を設けなければシ
ステムの信頼性が低下するという点にも改善の余地があ
った。
〔発明が解決しようとする問題点〕
上記従来技術では最小パルス幅確保回路を含めたシステ
ム全体の簡潔さに配慮がされておらず、最小パルス幅確
保回路や同期化回路用故障検出回路がシステムに不可欠
であるという問題があった。
本発明の目的は新たな同期化技術により′61雑な最小
パルス幅確保回路を不要とする電力変換器の制御装置を
提供することにある。
〔問題点を解決するための手段〕
上記目的は、パルスパターン発生処理中は同期化処理を
行わず、同期化信号が発生したことと発生時刻を記憶す
るのみとし、パルスパターン発生処理の終了後に、記憶
内容から同期化処理を行うことにより達成される。
〔作用〕
制御用ワンチップマイコン内のFIFO(first−
infirst−out) RA Mは同期化信号の発
生と発生時刻を記憶するように動作する。同期化処理は
パルスパターン発生処理終了後にPIFORAMの内容
を読み出し、次に発生するパルスパターンが電源と同期
するように動作する。パルスパターン発生処理中は同期
化を行うことがないので素子に悪影響を及ぼす過小パル
ス幅のパルスが発生することはなく。
パルス幅確保回路のような付加回路は不要となる。
〔実施例〕
以下1本発明の一実施例を第1図により説明する。1は
コンバータ2に供給される交流電源、3はコンバータ2
の直流出力電流を検出する電流検出器、4は負荷の例と
してのL−R負荷、5は直流電源指令1拳入力端子、6
は指令I−と帰還値i□との偏差Δiを求める比較器、
8は交流電圧値がゼロクロスした時パルスを発生する同
期化信号発生器、10はコンバータ2の構成素子に消点
弧パターンを発生するワンチップマイコン、110は電
流偏差Δiに応じて第二の位相指令PHz−と通流率指
令PU−を発生する関数発生処理部、j20は電源周波
数指令ω−を一定時間ごとに積分し、第一の位相指令P
H1拳を作成する一方、第二の位相指令PHz・とから
総合位相指令θ71を作成する位相作成処理部、130
は総合位相指令θT*の値に応じてθτ拳が0@〜60
” 、60°〜120°t120″〜18o@、180
a〜240’ 、240@〜300” 、300@〜3
60’の六つの領域のうちどの領域に含まれるかを判定
する領域判定処理部、140は判定情報M o 、総合
位相指令θ711.通流率指令PU11とからどの素子
にどのようなパルスパターンを与えるべきかを決定する
パルス分配処理部、101は同期化信号発生器8の出力
が変化したことを検出する入力変化検出部、102はそ
の時刻調査用のタイマ部、103は同期化信号変化とそ
の時刻を記録するFIFORAM 、 104はFIF
ORAMの内容を保持する保持レジスタ、150は同期
化信号の変化の有無とその時刻から位相作成処理部12
0内の周波数指令ω・の積分値fω−Δを格納レジスタ
の内容を修正する同期化処理部などから構成される。
次にその動作について具体的に示す。
各装置の動作はフローチャートで説明する。
第2図には二つの主な処理である同期化処理150とパ
ターン発生処理1oの概略フローチャートを示す。
まず、同期化処理150について説明する。この同期化
処理150はWlgの同期化信号U↑によって起動され
るから、仮に電源に変動等がなく、50Hzのfri源
を使用していれば2Qmsecごとにこのサブルーチン
が実行されることになる。このサブルーチンの主な処理
は同期化信号の発生と発生時刻の保存処理152である
。この保存処理152により保存されたデータをどのよ
うに利用するかは総合位相作成処理120で詳細に説明
する。
この保存処理152は入力変化検出部101により同期
化信号を検出し、この時の時刻をタイマ一部102で調
査し、そのデータをFIFORAM 104に保存する
処理を周辺回路部に実行させることにより、実現する。
なお、ワンチップマイコン1゜では入力変化検出部10
1の検出条件をあらかじめセットしておけば主プロセツ
サは同期化信号の発生と発生時刻の保存処理から解放さ
れるので非削込み処理とすることができる。
処理151は外乱に対してこの同期化処理が誤動作しに
くくするための付加処理である。すなわち、理想的な同
期化信号が入力される時には位相指令P Hhi±電気
角360”に近づいているはずである。このPHs’の
値があまりに3600とかけはなれた場合に受けつけた
同期化信号では同期化処理を行わずに同期化信号待ちに
もどるようにしている。この付加処理によって同期化処
理の誤動作を防止することができる6第3図はこのよう
な現象が発生する例を示す、(a)は理想的な場合、(
b)は誤同期化信号が発生する場合である。
電源電圧波形VVは、常に、(a)のような状態にある
保障はなく、(b)のようにノイズが重畳することは十
分に考えられ、この誤ゼロクロスパルスによってそのた
びに同期化処理が行われれば正常なパターン発生は期待
できない。
次にパターン発生処理10について説明する。
このパターン発生処理10はほぼ一定時間Δtごとに起
動されるタイマ割込みタスクである。このタスクによっ
てΔtごとにコンバータ素子はON。
OFFするのでコンバータのスイッチング周波数はこの
値によって決まり1/Δt(Hz)ということになる。
さらに2omSeC/Δt が整数となるようにΔtを
決め同期化信号に同期するようにタイマ割込みをセット
し、かつ電源が周波数変動を起こさなければ、このパタ
ーン発生処理は同期化処理と同期して動くことになるが
、周波数変動等は必ず生じるので、このパターン発生処
理はff1ilXとは非同期に起動している。
両タスクの起動タイミングを第4図に示す、T1時点の
同期化処理はパターン発生処理中にPIFORAMと保
持レジスタにより同期化信号の発生と発生した時刻保存
を行っているが、この同期化信号の発生がパターン発生
処理の前であれば同期動作は$1で示すパターン発生処
理で実行されるが、同期化信号の発生がパターン発生処
理中であれば。
同期動作はタイマ割込み分遅れて−2でパターン発生に
反映されることになる。T2時点で同期化信号の発生が
行われた場合もやはり−3でパターン発生に同期化が反
映されることになる。
次に処理内容について詳細に説明する。110は第5図
に示すように電流偏差Δiに応じて通流率指令PUSと
第二の位相指令Pi−Lz串を発生する関数発生処理で
ある。このΔiが小さい領域βでは位相制御が動作し、
Δiの絶対値が大きい領域αではパルス幅制御が動作す
ることになる。さらにここで最小通流率PUmin を
設定しているが、この値は前述した最小パルス幅にリン
クする数値である。そしてこの値自体は同期化処理の影
響を受けないので、PU*minを確保すれば付加回路
なくして最小パルス幅を確保できることになる。勿論パ
ルス幅制御だけで位相制御が不要な用途にはこのPH2
拳が不要となるだけで同期化に関する本発明の本質は影
響を受けない。
120は総合位相作成処理であり、その詳細を第6図に
示す。処理121で同期化信号の発生があったかどうか
の判定を行う。もしなければ処理122で前回の位相P
H11にゲインに倍した電源周波数指令ω串を加算する
ことによって今回の位相PHz”を求める。一方、同期
化信号の発生があった時には処理123で同期化信号発
生から現在までの経過時間TPを算出する。この際、F
IFORAM103と保持レジスタ104によって保持
しておいた同期化信号の発生と発生時刻データを用いる
。
尚、 FIFORAM 103  、!:保持レジスタ
104に保存しておいた同期化信号発生と発生時刻デー
タは一旦読出してを行うとクリアされるので、あえて、
内容をリセットする処理は不要である。
次に処理、124で位相PHt”用のイニシャルデータ
を下式より作成する。
Δt ここで、Δtは積分インターバルである。
処理125で前回のPHz拳を今回のPH1傘に書きか
え次の積分の準備をする。処理126で今回の第一の位
相PH1*と第二の位相PHz*より総合位相す丁傘を
求める。ここでω−は電源の周波数であるから50 H
z又は60Hzである。さらに、パルス幅制御だけで位
相制御と行わない場合には処理126は不要となる。
第7図に位相PH1ψが作成される状態を示す。
(、)はΔtごとに起動されるパターン発生処理で、P
H1−がk・ω傘ずつ積分されている状態である。一方
、(b)は同期化処理が途中で発生した場合のPH1拳
の状態を示している。同期化処理が発生してから次のパ
ターン発生処理までの経過がPHz−に格納されること
によって同期化が行われ、以後のパターン発生処理では
これをベースにしてにω拳が加算され積分が行われてゆ
く、このように同期化信号の発生とパターン発生処理は
非同期で動作しつつ、電源との同期化処理は位相データ
PH1”の修正ということで実現している。
130はθT11を用いて電気角360’のうちのどの
領域のパルスを出したらよいかを判定する処理である。
その詳細を第8図に示す。まず、処理131でθTψの
値が電気角3600のうちのどの606区間に存在する
かを(Mo)調べる。この判定によってコンバータ構成
素子のうち、Δtの間連続して点弧すべき素子、短絡す
べき素子、短絡素子に消弧し、次に点弧すべき第一の点
弧素子、第一の点弧素子を消弧して次に点弧すべき第二
の素子などこのΔを時間の間に消点弧すべき素子が判定
される。さらに処理132でOT−が6o°区間のうち
のどのΔを区間に存在するか(St)を調べる。仮にΔ
t =555.6μSecとすると6o°区間内には六
個のΔを区間のあることがわかる<′?I!源が50H
zの場合)。このStがわかれば消点弧時間を検索する
際にどのデータテーブルを使用すればよいかがわかる。
なお、ここでは正弦波化(不等パルス)を実現できる方
式を例にとって説明したが、等パルスでよい場合にはこ
の処理132は不要となる。
パルス分配処理140について説明する。まず、前述の
領域判定処理130によってθTlがどの60″領域に
いるかがわかれば、第9図に示すように消点弧すべき素
子がわかる。次に消点弧の時間がわかればよいのである
が、これには通流率指令PUS を用いる。ここではθ
76が○″〜60″〜60″区間を例にとって説明する
。さらにスイッチング周波数を1 、8 k Hz  
とすると60゜区間はさらに六つのステージから構成さ
れる装置こでθT11が第一番目のステージにあったと
し、通流率指令PU−=0.6であったと仮定すると第
10図に示す通流率対消点弧時間テーブルを参照するこ
とにより次の1)〜4)の分配処理内容がわかる。
1)素子25をΔtの間常時点弧 2)t<txの間 短絡用素子22を点弧、21,23,24゜26は消弧 3)tx≦t≦tzの間 素子23を点弧、21,22.24.26は消弧 4)t2≦tくΔtの間 素子21を点弧、22,23,24.26は消弧 なお121〜QBの設定値は出力を正弦波化するために
あらかじめ計算で求めておいたデータであるが、この値
は本発明の本質を制限するものではない。
このようにパルス分配処理140では第11図に示すよ
うに処理141で消点弧すべき素子を調べ、処理142
でその具体的な時期を調べ、処理143で出力ボートに
スケジュールを組むことによってパルス分配を行う。
本実施例によれば、パターン発生処理は電源同期化処理
にもとづいてデータの径正を受けるもののパターン発生
自体には影響を受けないので、パターン発生処理内で決
定した最小パルス幅が同期化処理の影響を受けて削られ
るようなことはない。
その結果、本実施例では最小パルス幅確保回路のような
付加回路はいっさい不要となる効果がある。
第12図ないし第14図に本発明の他の実施例を示す。
この実施例では同期化処理を電気角60’ごとに行うよ
うにしている。回路構成は第12図に示すようにf¥!
源電圧電圧り込みが三相であり、各相の立上り、立下り
のゼロクロス点を同期化処理のトリガとしている点が第
1図と異なる。
第13図にフローチャートを示す。第2図と異なるのは
処理153と1500である。処理150では同期化処
理が電気角360’に一度であったのに対して、この実
施例では電気角60°に一度、同期化信号の入力がある
のでその近傍で同期化信号発生時刻の保存処理を有効に
する処理153を行う。さらに、位相PH1−のイニシ
ャライズはそのペースとなる位相値がO’ 、60’ 
、120°。
180″’ 、240@、300°と人種類となるので
処理1500のPHz・の修正処理がやや複雑となるが
、先に述べた方式が20m5ecに一回しか同期化を行
わないのに比較して3.3m5ecに一回に同期化を行
うので出力電流の低リップル化には特に効果が増大する
。
第14図に位相PH1−のイニシャライズ作成のフロー
チャートを示す。処理1501で同期化信号発生からの
経過時間Tpを求め、処理1502でイニシャルデータ
のうち可変分データPHto*を求める。
ここまでは第6図の処理123,124と同様であるが
、これからがやや異なる。
処理15o3で位相PH1−が電気角30”よりも小さ
いかどうかを瀾へる。小さければ処理1504で位相P
H1”に可変分PHtol とO″を加算して代入する
。小さくなければ処理1505でPHz”が90゜より
も小さいかどうかが比較され、Yesであれば今回の同
期は電気角60”付近で発生するW相の立下りであると
判断され、位相PHz”はPHto”と60″データが
加算されたものが代入される。
以下同様にV組立上り、U組立下り、W組立上り。
V組立下り、U組立上りのゼロクロス信号に対応して処
理1508.1510.1512.1513で位相PH
1拳のイニシャルデータセットが実行される。
このように本発明の他の実施例によれば、ややソフト処
理は複雑になるものの同期化が短い間隔で行われるので
出力電流特性の改善が期待できる。
また、ワンチップマイコンの中で同期化を行うので同期
化の異常はチップの異常と等価になるため、ワンチップ
マイコンの自己診断(例えばウォッチドッグタイマ)で
同期化の異常を検出し対策を行うことができ、信頼性の
高いシステムを実現できる。
〔発明の効果〕
本発明によれば、パルス発生処理中に同期化処理を行わ
ないで同期化を達成できるので、素子に悪影響を及ぼす
様な過小パルス幅のパルスは発生せず5最小パルス幅確
保回路のような付加回路は不要となるため、回路の簡素
化、信頼性の向上が図れる。
【図面の簡単な説明】
第1図は本発明の一実施例の系統図、第2図ないしf5
1】図は本発明の実施例の動作説明図、第12図は本発
明の他の実施例の系統図、第13図。 第14図は本発明の他の実施例の動作説明図である。 2・・・コンバータ。

Claims (1)

  1. 【特許請求の範囲】 1、交流電源を直流に変換するコンバータ、前記コンバ
    ータの動作位相と前記交流電源の位相を同期化するため
    の同期化信号発生器、前記コンバータを構成するスイッ
    チング素子、前記スイッチング素子にパルスパターン信
    号を出力する処理を行う制御用ワンチップマイコンより
    なる電力変換器において、 前記制御用ワンチップマイコン内に同期化信号の発生お
    よび/または発生時刻を記憶する処理を設け、前記記憶
    内容を所定の周期で参照し、前記記憶内容に応じたパル
    スパターン信号を出力する手段を設けたことを特徴とす
    る電力変換器の制御装置。 2、前記記憶内容に応じた前記パルスパターン信号を出
    力する処理は、前記パルスパターン信号の出力処理に用
    いるデータを修正する処理であることを特徴とする特許
    請求の範囲第1項記載の電力変換器の制御装置。 3、前記修正するパルスパターン信号出力処理に用いる
    データは位相角のデータであることを特徴とする特許請
    求の範囲第2項記載の電力変換器の制御装置。 4、前記位相角のデータは前記交流電源の周波数を一定
    時間に積分することによつて得られるデータであること
    を特徴とする特許請求の範囲第3項に記載の電力変換器
    の制御装置。 5、前記位相角のデータは同期化信号の発生から前記交
    流電源の周波数積分処理までの経過時間に応じた位相角
    のデータであることを特徴とする特許請求の範囲第3項
    または第4項記載の電力変換器の制御装置。 6、記憶内容に応じた前記パルスパターン信号を発生さ
    せる処理は前記位相角0°〜360°の期間に複数回行
    うことを特徴とする特許請求の範囲第1項ないし第5項
    のいずれかに記載の電力変換器の制御装置。
JP15963086A 1986-07-09 1986-07-09 電力変換器の制御装置 Expired - Fee Related JPH061984B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP15963086A JPH061984B2 (ja) 1986-07-09 1986-07-09 電力変換器の制御装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP15963086A JPH061984B2 (ja) 1986-07-09 1986-07-09 電力変換器の制御装置

Publications (2)

Publication Number Publication Date
JPS6318968A true JPS6318968A (ja) 1988-01-26
JPH061984B2 JPH061984B2 (ja) 1994-01-05

Family

ID=15697912

Family Applications (1)

Application Number Title Priority Date Filing Date
JP15963086A Expired - Fee Related JPH061984B2 (ja) 1986-07-09 1986-07-09 電力変換器の制御装置

Country Status (1)

Country Link
JP (1) JPH061984B2 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102275238A (zh) * 2011-09-05 2011-12-14 镇江大成新能源有限公司 一种连接籽晶的夹具

Also Published As

Publication number Publication date
JPH061984B2 (ja) 1994-01-05

Similar Documents

Publication Publication Date Title
JPS62163579A (ja) 電力変換装置の制御装置
JPS63110959A (ja) 電力変換器の制御装置
CA2051030C (en) Semiconductor power conversion system having a multiphase bridge circuit
JPS5858834A (ja) 静止型無効電力補償装置
JP3550573B2 (ja) 電力変換装置
JPS637166A (ja) 電力変換装置
JPS62290359A (ja) 電力変換器の制御装置
JPS637165A (ja) 電力変換装置
JPH061984B2 (ja) 電力変換器の制御装置
JP3034895B2 (ja) 電力変換器システム
JPH11178243A (ja) 無停電電源装置
JPS5943914B2 (ja) 制御整流装置の保護方式
JP3191053B2 (ja) 回生インバータの制御方法
JP3533515B2 (ja) 直列補償装置とスイッチング素子制御装置
JPH0363310B2 (ja)
JP2614278B2 (ja) 超電導エネルギー貯蔵システムの保護方法
JPH0736703B2 (ja) 電力変換器の制御装置
JPS62171470A (ja) 電力変換器の制御装置
JPH10164757A (ja) 電力変換装置
JPH06101932B2 (ja) Pwm形コンバ−タの制御装置
JPS62163577A (ja) インバ−タの制御装置
JP2000350367A (ja) 直列補償装置と電力系統の直列補償システム
JPS5926408Y2 (ja) サイリスタ制御装置
JPH0673088B2 (ja) 電圧変動抑制装置
JPS5951238B2 (ja) 逆並列接続サイリスタ変換器の制御装置

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees