JPS63192092A - ガス放電パネルの駆動回路 - Google Patents
ガス放電パネルの駆動回路Info
- Publication number
- JPS63192092A JPS63192092A JP62023956A JP2395687A JPS63192092A JP S63192092 A JPS63192092 A JP S63192092A JP 62023956 A JP62023956 A JP 62023956A JP 2395687 A JP2395687 A JP 2395687A JP S63192092 A JPS63192092 A JP S63192092A
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- potential
- gas discharge
- discharge panel
- electrode terminal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Control Of Gas Discharge Display Tubes (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
［概要〕
プラズマ表示板に使用されるようなガス放電パネルを駆
動するとき、使用する駆動素子の放電パネル駆動電流の
流れる回路に電流制限素子を挿入し、近傍の論理回路が
誤動作することを防止するガス放電パネルの駆動回路で
ある。
動するとき、使用する駆動素子の放電パネル駆動電流の
流れる回路に電流制限素子を挿入し、近傍の論理回路が
誤動作することを防止するガス放電パネルの駆動回路で
ある。
［産業上の利用分野］
本発明はプラズマ表示板に使用されるようなガス放電パ
ネルを駆動する回路に関する。
ネルを駆動する回路に関する。
従来のこの種回路では放電パネルの各駆動電極に対する
放電とその消失とを相次いで制御するため、駆動素子の
接地接続個所から駆動素子制御用の論理回路に流れる大
電流のため、論理回路が誤動作することがあり、改善策
の検討がなされている。
放電とその消失とを相次いで制御するため、駆動素子の
接地接続個所から駆動素子制御用の論理回路に流れる大
電流のため、論理回路が誤動作することがあり、改善策
の検討がなされている。
［従来の技術］
ガス放電パネルは放電ガスをガラス基板間に封入したも
ので、ガラス基板の各内側に直交して設けた電極に選択
的に高電圧を印加して、所定の場所で放電を起こさせる
。このとき放電を起こさせる電圧波形と、放電を維持さ
せる電圧波形とを、半導体素子を使用する駆動回路を介
して印加駆動していた。第５図はその駆動回路を示す。
ので、ガラス基板の各内側に直交して設けた電極に選択
的に高電圧を印加して、所定の場所で放電を起こさせる
。このとき放電を起こさせる電圧波形と、放電を維持さ
せる電圧波形とを、半導体素子を使用する駆動回路を介
して印加駆動していた。第５図はその駆動回路を示す。
第５図において、■、２はトランジスタ、３はトランジ
スタ２の出力電極端子（トランジスタ１の共通電橋端子
）、４は接地端子、５はトランジスタ２の制御電極端子
、６１．６２はダイオード、７は抵抗素子、８は動作電
圧印加端子、９は浮遊容量でトランジスタ２のコレクタ
・エミッタ間に生じるものを示す。
スタ２の出力電極端子（トランジスタ１の共通電橋端子
）、４は接地端子、５はトランジスタ２の制御電極端子
、６１．６２はダイオード、７は抵抗素子、８は動作電
圧印加端子、９は浮遊容量でトランジスタ２のコレクタ
・エミッタ間に生じるものを示す。
また第６図は第５図中の出力電極端子３の電圧波形を示
す。
す。
第６図において、制御電極端子５に印加する電位を“Ｌ
”とすれば、トランジスタ２がオフとなり、動作電圧印
加端子８の電圧ｖｐｐを１４０Ｖのように高い電圧とす
る。そのとき抵抗７を通って電流がトランジスタｌのベ
ース・エミッタ間を流れ、トランジスタ１をオンとする
。出力電極端子３の電位はｖｐｐと等しくなる。若し、
ｖｐｐが出力電極端子３の電位より低い値となれば、出
力電極端子３からの電流がダイオード６１を通り、トラ
ンジスタ１のベース・コレクタ間を流れるので、出力電
極端子３の電位が再びｖｐｐと同じになる。そのためト
ランジスタ２をオフ、トランジスタ１をオンとしてｖｐ
ｐに放電パネルの駆動電圧を印加すると、出力電極端子
３の電位と同じ変化をした波形が得られる（第５図の時
間Ｔ１の間）、即ち放電のため電極を選択するときは、
制御電極端子５の電位を“Ｈｌとして第５図の時刻ｔ８
においてトランジスタ２をオンにする。動作電圧印加端
子８の電圧Ｖｐ１）が正で大きいとき、トランジスタ２
がオンとなったため、そのコレクタ電極の電位が接地電
位まで落ちる。このとき端子８からＶＰｐによる抵抗素
子７を介しての電流が流れるが１、抵抗素子７の値を十
分大きくとれば僅かで済む。このとき出力電極端子３の
原電位ｖｐｐに対応する電流がトランジスタ２を経て接
地端子４に流れる。
”とすれば、トランジスタ２がオフとなり、動作電圧印
加端子８の電圧ｖｐｐを１４０Ｖのように高い電圧とす
る。そのとき抵抗７を通って電流がトランジスタｌのベ
ース・エミッタ間を流れ、トランジスタ１をオンとする
。出力電極端子３の電位はｖｐｐと等しくなる。若し、
ｖｐｐが出力電極端子３の電位より低い値となれば、出
力電極端子３からの電流がダイオード６１を通り、トラ
ンジスタ１のベース・コレクタ間を流れるので、出力電
極端子３の電位が再びｖｐｐと同じになる。そのためト
ランジスタ２をオフ、トランジスタ１をオンとしてｖｐ
ｐに放電パネルの駆動電圧を印加すると、出力電極端子
３の電位と同じ変化をした波形が得られる（第５図の時
間Ｔ１の間）、即ち放電のため電極を選択するときは、
制御電極端子５の電位を“Ｈｌとして第５図の時刻ｔ８
においてトランジスタ２をオンにする。動作電圧印加端
子８の電圧Ｖｐ１）が正で大きいとき、トランジスタ２
がオンとなったため、そのコレクタ電極の電位が接地電
位まで落ちる。このとき端子８からＶＰｐによる抵抗素
子７を介しての電流が流れるが１、抵抗素子７の値を十
分大きくとれば僅かで済む。このとき出力電極端子３の
原電位ｖｐｐに対応する電流がトランジスタ２を経て接
地端子４に流れる。
一方、トランジスタ１．２のような駆動素子を多数制御
するための論理回路を含む制御用集積回路があって、そ
の接地端子も前記接地端子４と共通に接続されている。
するための論理回路を含む制御用集積回路があって、そ
の接地端子も前記接地端子４と共通に接続されている。
［発明が解決しようとする問題点］
第４図に示す回路において、接地端子４の導線に流れた
電流は、駆動素子の動作制御電流または論理回路の動作
電流などと比較して、極めて大きいため、前記トランジ
スタのオフ動作時に流れる大電流により雑音が生じるな
どの理由で、駆動素子制御用論理回路が誤動作すること
があった。
電流は、駆動素子の動作制御電流または論理回路の動作
電流などと比較して、極めて大きいため、前記トランジ
スタのオフ動作時に流れる大電流により雑音が生じるな
どの理由で、駆動素子制御用論理回路が誤動作すること
があった。
本発明の目的は前述の欠点を改善し、ガス放電パネルの
駆動時に、その駆動素子制御用論理回路の誤動作をさせ
ないようにした駆動回路を提供することにある。
駆動時に、その駆動素子制御用論理回路の誤動作をさせ
ないようにした駆動回路を提供することにある。
［問題点を解決するための手段］
第１図は本発明の原理構成を示す図である。第１図にお
いて、１０はガス放電パネルを駆動する駆動回路を全体
的に示し、１．２はトランジスタ、３はトランジスタ２
の出力電極端子（例えばトランジスタ１の共通電極端子
と同じ）、４は接地端子、５はトランジスタ２の制御電
極端子、８は動作電圧印加端子、１１はトランジスタ２
の駆動電流回路に挿入された電流制限素子を示す。
いて、１０はガス放電パネルを駆動する駆動回路を全体
的に示し、１．２はトランジスタ、３はトランジスタ２
の出力電極端子（例えばトランジスタ１の共通電極端子
と同じ）、４は接地端子、５はトランジスタ２の制御電
極端子、８は動作電圧印加端子、１１はトランジスタ２
の駆動電流回路に挿入された電流制限素子を示す。
高電圧の印加される駆動素子２の出力電極端子３とガス
放電パネルを接続し、制御信号印加端子５の信号で出力
電極端子３の電位を接地４電位とするガス放電パネルの
駆動回路において、本発明の必須構成要件は、前記駆動
素子２の駆動電流回路に電流制限素子１１を挿入したこ
とである。
放電パネルを接続し、制御信号印加端子５の信号で出力
電極端子３の電位を接地４電位とするガス放電パネルの
駆動回路において、本発明の必須構成要件は、前記駆動
素子２の駆動電流回路に電流制限素子１１を挿入したこ
とである。
［作用］
ガス放電パネルに対し放電を起こさせるため駆動すると
き、制御信号印加端子５の信号を“Ｌ”にしてトランジ
スタ２はオフとする。トランジスタ１はそのときオンと
されるので、出力電極端子３の電位は急激に立上り、動
作電圧端子８の電位ＶｐＩ）となる、このとき放電開始
となる。第２図はトランジスタ２の出力電極端子３の電
位変化を示す図である。第２図において、時刻ｔ４にお
いて出力電極端子３の電位がｖｐｐとなる。次に時刻ｔ
。
き、制御信号印加端子５の信号を“Ｌ”にしてトランジ
スタ２はオフとする。トランジスタ１はそのときオンと
されるので、出力電極端子３の電位は急激に立上り、動
作電圧端子８の電位ＶｐＩ）となる、このとき放電開始
となる。第２図はトランジスタ２の出力電極端子３の電
位変化を示す図である。第２図において、時刻ｔ４にお
いて出力電極端子３の電位がｖｐｐとなる。次に時刻ｔ
。
において、制御信号印加端子５に“Ｈ”信号を与え、ト
ランジスタ２をオンとする。出力電極端子３の電位は低
下して接地端子４の電位に近づく。
ランジスタ２をオンとする。出力電極端子３の電位は低
下して接地端子４の電位に近づく。
このときトランジスタ２を通してｖｐｐに対応する大き
さの電流が、瞬時に接地端子４へ流れようとするが、電
流制限素子１１によりなまった波形となる。そのため出
力電極端子３の電位は時刻ｔ。
さの電流が、瞬時に接地端子４へ流れようとするが、電
流制限素子１１によりなまった波形となる。そのため出
力電極端子３の電位は時刻ｔ。
になって漸く零となる。
出力電極端子３の電位は立上り時は放電開始のため鋭い
立上り波形を要するが、立下り時は放電と直接関係のな
いため、波形がなまっても良い。
立上り波形を要するが、立下り時は放電と直接関係のな
いため、波形がなまっても良い。
電流変化が緩やかになるため、接地接続を共通にした論
理回路があっても誤動作させることは起こらない。
理回路があっても誤動作させることは起こらない。
［実施例］
第３図は本発明の実施例として具体的な回路図を示し、
トランジスタの電流型としてＮＰＮ型２と、ＰＮＰ型２
０とで構成し、また電流制限素子１１として抵抗素子を
使用した例である。動作電圧は＋Ｖｌ）Ｉ）と−ｖｐｐ
を使用する。駆動トランジスタ２と２０は制御信号印加
端子からの“Ｈ”信号の印加位相を１８０度ずらせる。
トランジスタの電流型としてＮＰＮ型２と、ＰＮＰ型２
０とで構成し、また電流制限素子１１として抵抗素子を
使用した例である。動作電圧は＋Ｖｌ）Ｉ）と−ｖｐｐ
を使用する。駆動トランジスタ２と２０は制御信号印加
端子からの“Ｈ”信号の印加位相を１８０度ずらせる。
そのためガス放電パネル３０に対するトランジスタの出
力電極端子の電位は第４図に示すようになる。このとき
の時刻に対する符号は第２図と同様である。
力電極端子の電位は第４図に示すようになる。このとき
の時刻に対する符号は第２図と同様である。
［発明の効果コ
このようにして本発明によると、駆動素子の放電パネル
駆動電流回路に電流制限素子を挿入し、駆動波形の立下
り電流波形をなまらせたから、駆動素子を制御するため
の論理回路に対し雑音を発することが無く、誤動作を起
こさない。
駆動電流回路に電流制限素子を挿入し、駆動波形の立下
り電流波形をなまらせたから、駆動素子を制御するため
の論理回路に対し雑音を発することが無く、誤動作を起
こさない。
第１図は本発明の原理構成を示す図、
第２図は第１図の動作説明用波形図、
第３図は本発明の実施例を示す図、
第４図は第３図の動作波形図、
第５図は従来の駆動回路を示す図、
第６図は第５図の動作波形図である。 □１．２
−・トランジスタ ３・−・出力電極端子 ４−接地端子 ５−制御信号印加端子 １１・−電流制限素子 特許出願人 富士通株式会社 代 理 人 弁理士 鈴木栄祐 木に明の屑理図 第１図 動作説明用製形図 第２図 実施例回路図 第３図 動作波形図 第４図
−・トランジスタ ３・−・出力電極端子 ４−接地端子 ５−制御信号印加端子 １１・−電流制限素子 特許出願人 富士通株式会社 代 理 人 弁理士 鈴木栄祐 木に明の屑理図 第１図 動作説明用製形図 第２図 実施例回路図 第３図 動作波形図 第４図
Claims (1)
- 【特許請求の範囲】 高電圧の印加される駆動素子（２）の出力電極端子（
３）とガス放電パネルを接続し、制御信号印加端子（５
）の信号で出力電極端子（３）の電位を接地（４）電位
とするガス放電パネルの駆動回路において、 前記駆動素子（２）の駆動電流回路に電流制限素子（１
１）を挿入したこと を特徴とするガス放電パネルの駆動回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62023956A JPH0738103B2 (ja) | 1987-02-04 | 1987-02-04 | ガス放電パネルの駆動回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62023956A JPH0738103B2 (ja) | 1987-02-04 | 1987-02-04 | ガス放電パネルの駆動回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS63192092A true JPS63192092A (ja) | 1988-08-09 |
| JPH0738103B2 JPH0738103B2 (ja) | 1995-04-26 |
Family
ID=12124998
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP62023956A Expired - Lifetime JPH0738103B2 (ja) | 1987-02-04 | 1987-02-04 | ガス放電パネルの駆動回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0738103B2 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6900598B2 (en) | 1998-11-13 | 2005-05-31 | Matsushita Electric Company Co., Ltd. | High resolution and high luminance plasma display panel and drive method for the same |
| JP2006243713A (ja) * | 2005-02-28 | 2006-09-14 | Samsung Sdi Co Ltd | プラズマディスプレイパネルの駆動装置 |
-
1987
- 1987-02-04 JP JP62023956A patent/JPH0738103B2/ja not_active Expired - Lifetime
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6900598B2 (en) | 1998-11-13 | 2005-05-31 | Matsushita Electric Company Co., Ltd. | High resolution and high luminance plasma display panel and drive method for the same |
| JP2006243713A (ja) * | 2005-02-28 | 2006-09-14 | Samsung Sdi Co Ltd | プラズマディスプレイパネルの駆動装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0738103B2 (ja) | 1995-04-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TW202414941A (zh) | ORing FET控制電路及方法 | |
| JP2023103151A (ja) | ゲート駆動回路 | |
| US3344321A (en) | Magnetostrictive delay line driver | |
| JPH0738103B2 (ja) | ガス放電パネルの駆動回路 | |
| JPH03227119A (ja) | Ｅｃｌ論理回路 | |
| JPS6116590Y2 (ja) | ||
| JPH08139581A (ja) | 電源制御回路 | |
| KR940000251Y1 (ko) | 3진 인버터 회로 | |
| JP2586601B2 (ja) | カレントミラー回路 | |
| JP3440482B2 (ja) | 切替回路 | |
| JPS59142595A (ja) | プラズマ結合形デバイス駆動回路 | |
| JPS59143365A (ja) | プラズマ結合形デバイス駆動回路 | |
| JPH06105070B2 (ja) | 半導体スイッチング回路 | |
| JPS643079Y2 (ja) | ||
| JP2648032B2 (ja) | モータ駆動回路 | |
| JPS5851621A (ja) | 電子回路 | |
| JPH0661822A (ja) | スイッチングトランジスタ駆動回路 | |
| JPS6111796A (ja) | 電源電圧分圧回路 | |
| JPH0637615A (ja) | 電流切替形駆動制御回路 | |
| JPS6392996A (ja) | ガス放電パネルの駆動回路 | |
| JPH0616583B2 (ja) | 定電流スイッチング回路 | |
| JPS6336071B2 (ja) | ||
| JPH0785534B2 (ja) | パルス電流出力回路 | |
| JPH04368492A (ja) | 誘導負荷駆動回路 | |
| JPH04243320A (ja) | 高電圧系負荷駆動回路 |