JPS63199440A - 半導体基板支持装置 - Google Patents
半導体基板支持装置Info
- Publication number
- JPS63199440A JPS63199440A JP62032726A JP3272687A JPS63199440A JP S63199440 A JPS63199440 A JP S63199440A JP 62032726 A JP62032726 A JP 62032726A JP 3272687 A JP3272687 A JP 3272687A JP S63199440 A JPS63199440 A JP S63199440A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor substrate
- substrates
- substrate support
- support device
- semiconductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Element Separation (AREA)
- Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
この発明は、半導体基板支持装置、特に、半導体基板の
接着を行なう際の、半導体基板支持装置に関するもので
ある。
接着を行なう際の、半導体基板支持装置に関するもので
ある。
(従来の技術)
従来、この種の装置として第2八図ないし第3F図に示
すものが知られている。第2A図は、従来の半導体基板
支持装置を示す斜視図、第2B図は、同側断面図であり
、図において、7゜7aはシリコン基板、8は半導体基
板支持装置である石英ボート、9は溝、この溝9内に密
着したシリコン基板7.7aを装着するようになってい
る。また、第3八図ないし第3F図は、半導体基板密着
技術を用いる一例として、誘電体分離デバイスの製造方
法を示す工程別正断面図である。以下、第2八図ないし
第2B図、第3八図ないし第3F図を参照して、従来の
半導体基板支持装置について説明する。
すものが知られている。第2A図は、従来の半導体基板
支持装置を示す斜視図、第2B図は、同側断面図であり
、図において、7゜7aはシリコン基板、8は半導体基
板支持装置である石英ボート、9は溝、この溝9内に密
着したシリコン基板7.7aを装着するようになってい
る。また、第3八図ないし第3F図は、半導体基板密着
技術を用いる一例として、誘電体分離デバイスの製造方
法を示す工程別正断面図である。以下、第2八図ないし
第2B図、第3八図ないし第3F図を参照して、従来の
半導体基板支持装置について説明する。
はじめに、誘電体分離デバイスの製造方法について説明
する。
する。
−()シリコン基板7表面に、熱酸化法または、CVD
法などを用いて、酸化膜11を形成する。
法などを用いて、酸化膜11を形成する。
つぎに、写真製版およびエツチング技法を用い、島とな
る部分の酸化膜11を残して、他を除去する。(第3F
図) 口)湿式または乾式の異方性エツチングで、酸化j摸1
1をマスクにして、シリコン基板7をエツチングする。
る部分の酸化膜11を残して、他を除去する。(第3F
図) 口)湿式または乾式の異方性エツチングで、酸化j摸1
1をマスクにして、シリコン基板7をエツチングする。
(第3B図)
ハ)表面の酸化膜11を除去し、表面全体に拡散法など
を用いて高濃度不純物拡散層12を形成し、さらにこの
高濃度不純物拡散層12の表面に酸化膜13をCVD法
などで形成する。(第3C図) 二)酸化膜層3の一トに、表面が平坦となるように、数
10μm程度のポリシリコン層14をCVD法などで形
成する。(第3D図)ホ)表面が平坦なポリシリコン層
14の表面に、P S G (Phospho 5il
icate Glass)やBPSG(口oropho
spho 5ilicate Glass)やS OG
(Spin onGlass)などのガラス状態とな
りうる酸化膜層15を形成する。さらに、その−トに、
シリコン基板7aを密着させ、熱処理をほどこして、酸
化膜層15を介して、シリコン基板7とシリコン基板7
aを接着させる。(第3E図) へ)シリコン基板7を研摩し、高濃度不純物拡散層12
および、酸化膜13かそれぞれの島として、分離される
ようにする。(第3F図)以上が誘電体分離デバイスの
製造方法であり、第3E図に示したように、シリコン基
板7とシリコン基板7aを接着させるための熱処理をほ
どこす際、シリコン基板7とシリコン基板7aを密着さ
せる工程を経てから、第2八図ないし第2B図に示すよ
うな石英ボート8に設けた溝9に、密着したシリコン基
板7,7aを装着していた。
を用いて高濃度不純物拡散層12を形成し、さらにこの
高濃度不純物拡散層12の表面に酸化膜13をCVD法
などで形成する。(第3C図) 二)酸化膜層3の一トに、表面が平坦となるように、数
10μm程度のポリシリコン層14をCVD法などで形
成する。(第3D図)ホ)表面が平坦なポリシリコン層
14の表面に、P S G (Phospho 5il
icate Glass)やBPSG(口oropho
spho 5ilicate Glass)やS OG
(Spin onGlass)などのガラス状態とな
りうる酸化膜層15を形成する。さらに、その−トに、
シリコン基板7aを密着させ、熱処理をほどこして、酸
化膜層15を介して、シリコン基板7とシリコン基板7
aを接着させる。(第3E図) へ)シリコン基板7を研摩し、高濃度不純物拡散層12
および、酸化膜13かそれぞれの島として、分離される
ようにする。(第3F図)以上が誘電体分離デバイスの
製造方法であり、第3E図に示したように、シリコン基
板7とシリコン基板7aを接着させるための熱処理をほ
どこす際、シリコン基板7とシリコン基板7aを密着さ
せる工程を経てから、第2八図ないし第2B図に示すよ
うな石英ボート8に設けた溝9に、密着したシリコン基
板7,7aを装着していた。
しかしながら、従来の半導体基板支持装置にあっては、
以上のように構成されているので、半導体基板を接着す
る際に、基板どうしの重なり精度が悪く、半導体基板ど
うしを重ね合わせる工程が必要で、このため作業効率が
低く、また、処理枚数も、石英ボートの溝の数で限定さ
れてしまうので、処理効率が低いという問題点があった
。
以上のように構成されているので、半導体基板を接着す
る際に、基板どうしの重なり精度が悪く、半導体基板ど
うしを重ね合わせる工程が必要で、このため作業効率が
低く、また、処理枚数も、石英ボートの溝の数で限定さ
れてしまうので、処理効率が低いという問題点があった
。
この発明は、以上のような問題点を解消するためになさ
れたものて、半導体基板を接着する際に、基板の重ね精
度を良くできるとともに、処理効率を高くできる半導体
基板支持装置を提供することを目的としている。
れたものて、半導体基板を接着する際に、基板の重ね精
度を良くできるとともに、処理効率を高くできる半導体
基板支持装置を提供することを目的としている。
このため、この発明に係る半導体基板支持装置は、半導
体基板支持台に半導体基板のファセットに合う溝を設け
、さらに半導体基板を密着させるための半導体基板押え
板を設けることにより、前記の目的を達成しようとする
ものである。
体基板支持台に半導体基板のファセットに合う溝を設け
、さらに半導体基板を密着させるための半導体基板押え
板を設けることにより、前記の目的を達成しようとする
ものである。
この発明における半導体基板支持装置においては、半導
体基板のファセットに合う溝を設けたことにより、半導
体基板を精度よく重ね合わせることができ、さらに半導
体基板押え板を備えているので、半導体基板を密着させ
ることができる。
体基板のファセットに合う溝を設けたことにより、半導
体基板を精度よく重ね合わせることができ、さらに半導
体基板押え板を備えているので、半導体基板を密着させ
ることができる。
以下にこの発明の一実施例について図面に基づいて説明
する。第1A図はこの発明に係る半導体基板支持装置の
一実施例を示す斜視図、第1B図は同一部裁断正面図、
第1C図は同側面図である。前出従来装置第2A図およ
び第2B図ならびに第3八図ないし第3F図におけると
同一 (相当)構成要素は同一符号で表わし、説明の重
複をさける。
する。第1A図はこの発明に係る半導体基板支持装置の
一実施例を示す斜視図、第1B図は同一部裁断正面図、
第1C図は同側面図である。前出従来装置第2A図およ
び第2B図ならびに第3八図ないし第3F図におけると
同一 (相当)構成要素は同一符号で表わし、説明の重
複をさける。
図において、1は半導体基板支持台、2は半導体基板保
持具、3は半導体基板押え板、4は押え板支持棒、5は
押え板保持台、6はねじ、7は第1の半導体基板である
シリコン基板、7aは第2の半導体基板であるシリコン
基板である。
持具、3は半導体基板押え板、4は押え板支持棒、5は
押え板保持台、6はねじ、7は第1の半導体基板である
シリコン基板、7aは第2の半導体基板であるシリコン
基板である。
以−Fの構成により、シリコン基板7,7aを接着しよ
うとする際に、まず5ねじ6を回ねして半導体基板押え
板3と半導体基板保持具2との間隔を接着しようとする
シリコン基板の数に応じて所望の間隔になるように調節
し、つぎに所要枚数のシリコン基板7,7aを第1A図
に示すようにシリコン基板7,7aのファセット16を
満8に沿ってならべ、ねじ6をまわして半導体基板押え
板3により半導体基板保持具2との間に締めつけること
により、シリコン基板7,7aの重ね合わせを精度良く
セットできるようになっている。
うとする際に、まず5ねじ6を回ねして半導体基板押え
板3と半導体基板保持具2との間隔を接着しようとする
シリコン基板の数に応じて所望の間隔になるように調節
し、つぎに所要枚数のシリコン基板7,7aを第1A図
に示すようにシリコン基板7,7aのファセット16を
満8に沿ってならべ、ねじ6をまわして半導体基板押え
板3により半導体基板保持具2との間に締めつけること
により、シリコン基板7,7aの重ね合わせを精度良く
セットできるようになっている。
第3A図ないし第3F図を参照して、一実施例による半
導体基板支持装置について説明する。
導体基板支持装置について説明する。
第3E図に示すように、シリコン基板7とシリコン基板
7aを接着させるための熱処理をほどこす際、第1A図
ないし第1C図に示すような半導体基板支持装置を、以
下に記述する方法で用いる。
7aを接着させるための熱処理をほどこす際、第1A図
ないし第1C図に示すような半導体基板支持装置を、以
下に記述する方法で用いる。
シリコン基板7,7aを交互に、半導体基板支持台1の
上に並べる。なお、この際半導体基板支持台には、第1
C図に示すように、シリコン基板7.7aを精度よく重
ね合わせるように、溝8を設けであるので、従来の方法
での半導体基板どうしを重ね合わせる工程と、石英ポー
ト上に装置する工程を同時に実施できる。
上に並べる。なお、この際半導体基板支持台には、第1
C図に示すように、シリコン基板7.7aを精度よく重
ね合わせるように、溝8を設けであるので、従来の方法
での半導体基板どうしを重ね合わせる工程と、石英ポー
ト上に装置する工程を同時に実施できる。
つぎに、半導体基板押え板3で、半導体基板支持台1の
上のシリコン基板7,7aを密着させ、そののち、この
シリコン基板7,7aを装着した半導体基板支持装置自
体を熱処理炉に入れて、シリコン基板7,7aの接着を
行なう。
上のシリコン基板7,7aを密着させ、そののち、この
シリコン基板7,7aを装着した半導体基板支持装置自
体を熱処理炉に入れて、シリコン基板7,7aの接着を
行なう。
」−記の方法のように、この発明の一実施例の半導体基
板支持装置を用いることにより、半導体基板であるシリ
コン基板7,7aを接着しようとするとき、半導体基板
支持台に溝8を設け、また半導体基板押え板3を用いて
いるため、シリコン基板7,7aの重ね合わせを容易に
精度良くでき、しかもシリコン基板7,7aの重ね合わ
せと密着および熱処理を行なう半導体基板支持装置への
装着を同時にできる。
板支持装置を用いることにより、半導体基板であるシリ
コン基板7,7aを接着しようとするとき、半導体基板
支持台に溝8を設け、また半導体基板押え板3を用いて
いるため、シリコン基板7,7aの重ね合わせを容易に
精度良くでき、しかもシリコン基板7,7aの重ね合わ
せと密着および熱処理を行なう半導体基板支持装置への
装着を同時にできる。
以上に説明したように、この発明の一実施例によれば、
半導体基板を接着する際に、基板の重ね合わせを精度良
くでき、処理効率の高い半導体基板支持装置を提供する
ことができるという効果がある。
半導体基板を接着する際に、基板の重ね合わせを精度良
くでき、処理効率の高い半導体基板支持装置を提供する
ことができるという効果がある。
以上に、説明してきたように、この発明によれば、半導
体基板支持台に溝をつけ、また半導体基板押え板を用い
ているので、半導体基板の重ね合わせが容易に粒度よく
行なえ、また、半導体基板の重ね合わせと密着および熱
処理を行なう半導体基板支持装置への装着が同時にでき
るという効果がある。
体基板支持台に溝をつけ、また半導体基板押え板を用い
ているので、半導体基板の重ね合わせが容易に粒度よく
行なえ、また、半導体基板の重ね合わせと密着および熱
処理を行なう半導体基板支持装置への装着が同時にでき
るという効果がある。
第1A図は、この発明に係る半導体基板支持装置の一実
施例を示す斜視図、第1B図は同一部裁断正面図、第1
C図は側面図、第2A図は、従来の半導体基板支持装置
を示す斜視図、第2B図は正断面図、第3A図ないし第
3F図は、半導体基板接着技術を用いる誘電体分離デバ
イスの製造方法の例を示す工程別の説明用正断面図であ
る。 1は半導体基板支持台、3は半導体基板押え板、6はね
じ、7は第1の半導体基板、7aは第2の半導体基板、
8は溝、16はファセットである。 なお、各図中、同一符号は同一または相当部分を示す。
施例を示す斜視図、第1B図は同一部裁断正面図、第1
C図は側面図、第2A図は、従来の半導体基板支持装置
を示す斜視図、第2B図は正断面図、第3A図ないし第
3F図は、半導体基板接着技術を用いる誘電体分離デバ
イスの製造方法の例を示す工程別の説明用正断面図であ
る。 1は半導体基板支持台、3は半導体基板押え板、6はね
じ、7は第1の半導体基板、7aは第2の半導体基板、
8は溝、16はファセットである。 なお、各図中、同一符号は同一または相当部分を示す。
Claims (2)
- (1)第1の半導体基板と第2の半導体基板を熱処理し
て接着する工程において、第1の半導体基板と第2の半
導体基板を支持する台に、第1および第2の半導体基板
のファセットに合致する溝を設け、さらに第1および第
2の半導体基板を密着するための半導体基板押え板を備
えたことを特徴とする半導体基板支持装置。 - (2)前記第1および第2の半導体基板をねじなどを利
用することにより密着させることを特徴とする特許請求
の範囲第1項記載の半導体基板支持装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62032726A JPS63199440A (ja) | 1987-02-16 | 1987-02-16 | 半導体基板支持装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62032726A JPS63199440A (ja) | 1987-02-16 | 1987-02-16 | 半導体基板支持装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS63199440A true JPS63199440A (ja) | 1988-08-17 |
Family
ID=12366844
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP62032726A Pending JPS63199440A (ja) | 1987-02-16 | 1987-02-16 | 半導体基板支持装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS63199440A (ja) |
-
1987
- 1987-02-16 JP JP62032726A patent/JPS63199440A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3441358B2 (ja) | 微小構造体の製造方法 | |
| JPS6229155A (ja) | 半導体チツプおよびその製造方法 | |
| JPH1022184A (ja) | 基板張り合わせ装置 | |
| JP3175188B2 (ja) | 位置合わせマークの形成方法 | |
| JPS63199440A (ja) | 半導体基板支持装置 | |
| JP2762462B2 (ja) | 半導体基板の製造方法 | |
| JPH0945882A (ja) | 半導体基板及びその製造方法 | |
| JPS6258541B2 (ja) | ||
| JP2000040812A5 (ja) | ||
| JPH04199632A (ja) | Soiウエハ及びその製造方法 | |
| JPH01305534A (ja) | 半導体基板の製造方法 | |
| JPH02237066A (ja) | 半導体装置の製造方法 | |
| JP2754819B2 (ja) | 誘電体分離型半導体基板の製造方法 | |
| JP3165735B2 (ja) | 半導体基板の製造方法 | |
| JP2704054B2 (ja) | 層間絶縁膜の検査方法 | |
| JPS63202035A (ja) | 半導体装置の製造方法 | |
| JPS63202034A (ja) | 半導体装置の製造方法 | |
| JPS61102046U (ja) | ||
| JPH03286551A (ja) | 半導体装置の製造方法 | |
| JPH01115143A (ja) | 半導体基板の製造方法 | |
| JPH0123940B2 (ja) | ||
| JPH04199619A (ja) | 半導体装置用ウエハの製造方法 | |
| JPH08279441A (ja) | 接着ウェハ | |
| JPS6334946A (ja) | 半導体ウエハ貼付板 | |
| JPH10242102A5 (ja) |