JPS63208247A - 半導体集積回路装置 - Google Patents

半導体集積回路装置

Info

Publication number
JPS63208247A
JPS63208247A JP4027687A JP4027687A JPS63208247A JP S63208247 A JPS63208247 A JP S63208247A JP 4027687 A JP4027687 A JP 4027687A JP 4027687 A JP4027687 A JP 4027687A JP S63208247 A JPS63208247 A JP S63208247A
Authority
JP
Japan
Prior art keywords
layer wiring
wiring
film
layer
integrated circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP4027687A
Other languages
English (en)
Inventor
Kazuhiko Kozono
小園 一彦
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP4027687A priority Critical patent/JPS63208247A/ja
Publication of JPS63208247A publication Critical patent/JPS63208247A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、半導体集積回路装置に関し、特に。
多層配線構造を有する半導体集積回路装置に適用して有
効な技術に関するものである。
〔従来技術) 近年、LSIの高集積化に伴い配線の多層化が一層進展
している。特公昭54−6704号公報には、例えば三
層配線を用いたLSIにおいて、一層目のアルミニウム
配線と三層目のアルミニウム配線とを直接接続するため
の次のような技術が開示されている。すなわち、二層目
の配線形成用のアルミニウム膜を利用して所定形状のア
ルミニウム膜を形成し、このアルミニウム膜を介して−
X’J目の配線と三層目の配線とを接続している。この
場合、一層目の配線と二層目のアルミニウム1漠とを接
続すると共に、この二層目のアルミニウム11!Xと三
層目の配線とを接続することにより二層目の配線と三層
目の配線とを接続しているが、一層目の配線と二層目の
アルミニウム膜とを接続するための接続孔(以下「下方
の接続孔」という)と、二層目のアルミニウム膜と三層
目の配線とを接続するための接続孔(以下[上方の接続
孔」という)とは、それらの中心線が互いに一致するよ
うに設けられている。
〔発明が解決しようとする問題点〕
しかしながら、下方の接続孔における二層目のアルミニ
ウム膜の表面は通常著しくへこんだ形状になっているた
め、上方の接続孔の深さはこの分だけ実効的に増大し、
アスペクト比が実効的に大きくなる。従って、下方の接
続孔と上方の接続孔との中心線が上述のように互いに一
致している場合には、上方の接続孔における三層目の配
線のステップカバレッジが極めて悪く、このため一層目
の配線と三層目の配線とを良好に接続することが難しい
という問題があった。
本発明の目的は、上層配線と下層配線とを良好に接続す
ることができる技術を提供することにある。
本発明の前記ならびにその他の目的と新規な特徴は、本
明細書の記述及び添付図面によって明らかになるであろ
う。
〔問題点を解決するための手段〕
本願において開示される発明のうち1代表的なものの概
要を簡単に説明すれば、下記のとおりである。
すなわち、下層配線と導電体膜とを接続するための接続
孔と、前記導電体膜と上層配線とを接続するための接続
孔とを互いにずらして設けている。
〔作用〕
上記した手段によれば、導電体膜と上層配線とを接続す
るための接続孔における上層配線のステップカバレッジ
を、向上させることができるので。
上層配線と下層配線とを良好に接続することができる。
〔実施例〕
以下、本発明の一実施例を図面を用いて具体的に説明す
る。
なお、実施例を説明するための全図において、同一機能
を有するものには同一符号を付け、その繰り返しの説明
は省略する。
第1図は、本発明の一実施例による三層配線構造のLS
Iを示す平面図であり、第2図は、第1図のX−X線に
沿っての断面図である。
第1図及び第2図に示すように、本実施例によるLSI
においては、トランジスタ等(図示せず)が形成された
例えばシリコン基板のような半導体基板1上に例えばS
 i O2膜のような層間絶縁膜2が形成され、この層
間絶縁膜2上に例えばアルミニウム膜のような第一層目
の配線(下層配線)3が設けられている。この配線3は
例えばSiO□膜のような層間絶縁膜4により覆われ、
この層間絶縁膜4に設けられた接続孔4aを通じて前記
配線3に例えば長方形状のアルミニウム膜から成る金属
膜5が接続されている。この金属膜5は1例えば図示省
略した二層目の配線形成用のアルミニウム膜の加工時に
同時に形成することができる。この金属膜5は層間絶縁
膜6により覆われ、この層間絶縁膜6に設けられた接続
孔6aを通じて前記金属膜5に例えばアルミニウム膜の
ような三層目の配a7が接続されている。このようにし
て、前記金属膜5を介して前記一層目の配線3と前記三
層目の配線7とが接続されている。
この場合、前記接続孔4a、6aは、それらの中心線が
互いにずれて設けられ、互いに重なり合っていない。す
なわち、第1図及び第2図に示すように、前記接続孔4
a、6aの間の距離をSで表すと、S2Oとなっている
。このため、接続孔6aに露出している金属膜5の表面
は第2図に示すように平坦になるので、この接続孔6a
のアスペクト比はその径と層間絶縁膜6の膜厚とによっ
て決まる小さな値とすることができる。従って、この接
続孔6aにおける三層目の配線7のステップカバレッジ
を良好にすることができるので、断線等のおそれをなく
すと共に、コンタクト抵抗の低減を図ることができる。
これによって、一層目の配線3と三層目の配線7とを良
好に接続することができる。この結果、任意の位置で一
層目の配Ra3と三層目の配線7とを直接接続すること
が可能となるので、配線の自由度が高くなり、配線の効
率を向上させることができる。これによって、集積度の
向上を図ることができる。また、金属膜5の面積を十分
に小さくすることにより、二層目の配線に使用すること
のできる面積の減少を最小限に抑えることができる。な
お、前記接続孔4a、6aは垂直接続孔であってもテー
パ付接続孔であってもよい。
以上1本発明を実施例に基づき具体的に説明したが1本
発明は前記実施例に限定されるものではなく、その要旨
を逸脱しない範囲において種々変更可能であることは言
うまでもない。
例えば、上述の実施例においては、S≧0としたが、接
続孔4aの径をdとした場合、少なくともs > −d
であればよい、また、金属膜5の形状は長方形以外の各
種形状とすることができるのみならず、アルミニウム膜
以外の金属その他の低抵抗の導電体膜により構成するこ
とができる。さらに、上述の実施例においては、三層配
線構造のLSIに本発明を適用した場合について説明し
たが。
例えば第3図に示すように四層配線構造のLSIに本発
明を適用することもできる。この場合には。
二層目の金属膜5□及び三層目の金属膜5□を用いて一
層目の配!!?I3と四層目の配線8とを良好に接続す
ることができる。なお、第3図において、符号9は層間
絶縁膜であり、符号9aは接続孔である。五層以上の配
線を有するLSIにも同様に本発明を適用することがで
きる。
【発明の効果〕
本願において開示される発明のうち代表的なものによっ
て得られる効果を簡単に説明すれば、下記のとおりであ
る。
すなわち、上層配線と下層配線とを良好に接続すること
ができる。
【図面の簡単な説明】
第1図は5本発明の一実施例による三層配線構造のLS
Iを示す平面図、 第2図は、第1図のx−xiに沿っての断面図。 第3図は1本発明の変形例を示す断面図である。 図中、1・・・半導体基板、2.4,6.9・・・層間
絶縁膜、4a、6a、9a・・・接続孔、3・・・配線
(下層配線)、5・・・金属膜(導電体膜)、7.8・
・・配線(上層配線)である。

Claims (1)

  1. 【特許請求の範囲】 1、絶縁膜により互いに分離された複数層の配線を有し
    、これらの複数層の配線における上層配線と下層配線と
    がこれらの上層配線及び下層配線の中間の導電体膜によ
    り接続されている半導体集積回路装置であって、前記下
    層配線と前記導電体膜とを接続するための接続孔と、前
    記導電体膜と前記上層配線とを接続するための接続孔と
    を互いにずらして設けたことを特徴とする半導体集積回
    路装置。 2、前記接続孔が互いに重なり合わないことを特徴とす
    る特許請求の範囲第1項記載の半導体集積回路装置。 3、前記上層配線、前記下層配線及び前記導電体膜がア
    ルミニウム膜から成ることを特徴とする特許請求の範囲
    第1項又は第2項記載の半導体集積回路装置。
JP4027687A 1987-02-25 1987-02-25 半導体集積回路装置 Pending JPS63208247A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP4027687A JPS63208247A (ja) 1987-02-25 1987-02-25 半導体集積回路装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP4027687A JPS63208247A (ja) 1987-02-25 1987-02-25 半導体集積回路装置

Publications (1)

Publication Number Publication Date
JPS63208247A true JPS63208247A (ja) 1988-08-29

Family

ID=12576103

Family Applications (1)

Application Number Title Priority Date Filing Date
JP4027687A Pending JPS63208247A (ja) 1987-02-25 1987-02-25 半導体集積回路装置

Country Status (1)

Country Link
JP (1) JPS63208247A (ja)

Similar Documents

Publication Publication Date Title
JPH09162279A (ja) 半導体集積回路装置およびその製造方法
JPH06163794A (ja) メタルコアタイプの多層リードフレーム
JP3109478B2 (ja) 半導体装置
JPS63208247A (ja) 半導体集積回路装置
JPH01185943A (ja) 半導体集積回路装置
JP2738145B2 (ja) 半導体装置
JP2534714B2 (ja) 半導体装置
JPS63260054A (ja) 半導体集積回路装置
JPS60178641A (ja) 半導体装置
JPH05226475A (ja) 半導体装置の製造方法
JPS6037749A (ja) 配線層の形成方法
JPS60105251A (ja) 半導体集積回路
JPH02183536A (ja) 半導体装置
JPH03165037A (ja) 半導体装置
JPS62104138A (ja) 半導体装置
JPH01270248A (ja) 半導体装置の製造方法
JPS62165341A (ja) 半導体装置
JPS63237443A (ja) 半導体装置
JPS61188946A (ja) 多層配線半導体集積回路
JPH0467656A (ja) 半導体装置
JPH0878524A (ja) 半導体素子の接続パターン
JPH03126246A (ja) 半導体装置
JPS61174746A (ja) 半導体集積回路装置
JPS6235537A (ja) 半導体装置及びその製造方法
JPH04320049A (ja) 多層配線構造体およびその製造方法