JPS63224343A - 半導体装置及びその製造方法 - Google Patents
半導体装置及びその製造方法Info
- Publication number
- JPS63224343A JPS63224343A JP62058111A JP5811187A JPS63224343A JP S63224343 A JPS63224343 A JP S63224343A JP 62058111 A JP62058111 A JP 62058111A JP 5811187 A JP5811187 A JP 5811187A JP S63224343 A JPS63224343 A JP S63224343A
- Authority
- JP
- Japan
- Prior art keywords
- metal layer
- electrode
- layer
- metal
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/01—Manufacture or treatment
- H10W72/012—Manufacture or treatment of bump connectors, dummy bumps or thermal bumps
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
［発明の目的］
（産業上の利用分野）
この発明は半導体装置及びその製造方法に係わり、特に
バンプ電極形成の仕方を改良した半導体装置及びその製
造方法に関する。
バンプ電極形成の仕方を改良した半導体装置及びその製
造方法に関する。
（従来の技術）
従来の半導体装置のバンプ形成工程とバンプとリードと
の接合工程とについて第２図を参照して以下に説明する
。第２図（ａ）において、拡散済みのＳｔ基板１上に５
ＩＯ２膜２が形成され、その上に配線ノ臂ターンと接続
しているＡｔ電極ノ母ツド３が形成されている。Ａｔ電
極ｔ４ツド３の上の部分全開孔した保護用のＳｉ、Ｎ４
膜４が半導体素子上の全面に被覆されている。１ずこの
基板の全面に真空蒸着法により１０００〜２０００１厚
のＴ１層を形成し、七゛の上に連続して１０００〜２０
００ＸのＰｄ層を蒸着し、 Ｔｉ／Ｐｄの２層金属膜５
を形成する。
の接合工程とについて第２図を参照して以下に説明する
。第２図（ａ）において、拡散済みのＳｔ基板１上に５
ＩＯ２膜２が形成され、その上に配線ノ臂ターンと接続
しているＡｔ電極ノ母ツド３が形成されている。Ａｔ電
極ｔ４ツド３の上の部分全開孔した保護用のＳｉ、Ｎ４
膜４が半導体素子上の全面に被覆されている。１ずこの
基板の全面に真空蒸着法により１０００〜２０００１厚
のＴ１層を形成し、七゛の上に連続して１０００〜２０
００ＸのＰｄ層を蒸着し、 Ｔｉ／Ｐｄの２層金属膜５
を形成する。
次に同図（ｂ）において、液状ホトレジスト６をスピン
ナー塗布（約１．２μｍ厚）シ、電極ｉＪ？ツド３の上
部にのみ、所望の大きさのバンプ径をパターニング開孔
する。同図（Ｃ）において、このホトシソスト６金メッ
キマスクとし、前記Ｔｌ／Ｐｄ金属膜５を電解メッキの
一方の電極（この場合には陰極）として、電極／４ツド
上部にのみ選択的にＡｕ７ｆ析出させる。次に同図（ｄ
）において、ホトレジストの除去を行い、析出させたＡ
ｕ７ｉマスクにして、電極ノ９ツド上部以外のＴｉ／Ｐ
ｄ金属膜５を硝酸、塩酸、酢酸の混酸でエツチング除去
する。このようにしてＡｔ電極パッド３上部に、Ａｕ−
Ａｔ相互拡散抑制層（バリヤ層とも呼ばれる）のＴｉ／
Ｐｄ金属膜５を介してＡｕパン！ｒを形成する。また必
要な場合には金属各層の接触抵抗の低減を目的とする約
３８０℃のＮ２雰囲気中の熱処理を行う。
ナー塗布（約１．２μｍ厚）シ、電極ｉＪ？ツド３の上
部にのみ、所望の大きさのバンプ径をパターニング開孔
する。同図（Ｃ）において、このホトシソスト６金メッ
キマスクとし、前記Ｔｌ／Ｐｄ金属膜５を電解メッキの
一方の電極（この場合には陰極）として、電極／４ツド
上部にのみ選択的にＡｕ７ｆ析出させる。次に同図（ｄ
）において、ホトレジストの除去を行い、析出させたＡ
ｕ７ｉマスクにして、電極ノ９ツド上部以外のＴｉ／Ｐ
ｄ金属膜５を硝酸、塩酸、酢酸の混酸でエツチング除去
する。このようにしてＡｔ電極パッド３上部に、Ａｕ−
Ａｔ相互拡散抑制層（バリヤ層とも呼ばれる）のＴｉ／
Ｐｄ金属膜５を介してＡｕパン！ｒを形成する。また必
要な場合には金属各層の接触抵抗の低減を目的とする約
３８０℃のＮ２雰囲気中の熱処理を行う。
仄にリード８との接合ＦｉＭンディ／グツール９により
、ツール温度約３５０℃、素子茄熱約２７０℃、ツール
加圧約５０９７パンプ程度の条件で、Ｃｕ ＩＪ−ド表
面に約０．４肉厚でメッキされているＳｎとＡｕノ＃ン
プとの共晶析出形式による接合を行う。
、ツール温度約３５０℃、素子茄熱約２７０℃、ツール
加圧約５０９７パンプ程度の条件で、Ｃｕ ＩＪ−ド表
面に約０．４肉厚でメッキされているＳｎとＡｕノ＃ン
プとの共晶析出形式による接合を行う。
（発明が解決しようとする問題点）
上述した従来のバンプ電極形成方法によれば、メッキ析
出時に残留するＡｕバンプの内部応力１０２〜１０５ゆ
７ｃｍ２により、絶縁保護膜開孔部周辺のＡｕメッキ析
出領域下にクラックが発生する。
出時に残留するＡｕバンプの内部応力１０２〜１０５ゆ
７ｃｍ２により、絶縁保護膜開孔部周辺のＡｕメッキ析
出領域下にクラックが発生する。
またリード接合時の衝撃荷重により、 ７ｋｕパン！周
辺下の絶縁保護膜のクラック発生が増大するため、バン
プ電極の強度、絶縁保護膜の信頼性低下による耐湿性の
著るしい低下、半導体素子の電気的特性変動を引き起こ
し、安定した信頼性が得られず、バンプ形成工程、リー
ド接合工程後の著るしい歩留り低下を招いていた。また
、例えば、電極ノＪ？ツドＡｔと絶縁保護膜８１３Ｎ４
の熱膨張係数は各々〜２４Ｘ１０−’／Ｋ 、〜２Ｘ１
０−’／にであり、樹脂モールド実装後に、半導体素子
自体の動作時温度上昇による熱応力の不整合に起因する
歪が発生し、５ｔ３Ｎ４膜にクラックが発生するなどの
問題があった。
辺下の絶縁保護膜のクラック発生が増大するため、バン
プ電極の強度、絶縁保護膜の信頼性低下による耐湿性の
著るしい低下、半導体素子の電気的特性変動を引き起こ
し、安定した信頼性が得られず、バンプ形成工程、リー
ド接合工程後の著るしい歩留り低下を招いていた。また
、例えば、電極ノＪ？ツドＡｔと絶縁保護膜８１３Ｎ４
の熱膨張係数は各々〜２４Ｘ１０−’／Ｋ 、〜２Ｘ１
０−’／にであり、樹脂モールド実装後に、半導体素子
自体の動作時温度上昇による熱応力の不整合に起因する
歪が発生し、５ｔ３Ｎ４膜にクラックが発生するなどの
問題があった。
本発明は、バンプ電極のメッキ析出時の内部応力、リー
ド接合時及び樹脂モールド実装後の衝撃荷重に対して、
バンプ電極周辺部の絶縁保護膜層のクラック発生全低減
し、バンプ電極形成によるＴＡＢ （Ｔａｐｓ Ａｕｔ
ｏｍａｔｅｄ Ｂｏｎｄｉｎｇ ）実装の大幅な信頼性
、歩留りの向上を可能とする半導体装置及びその製造方
法を提供することにある。
ド接合時及び樹脂モールド実装後の衝撃荷重に対して、
バンプ電極周辺部の絶縁保護膜層のクラック発生全低減
し、バンプ電極形成によるＴＡＢ （Ｔａｐｓ Ａｕｔ
ｏｍａｔｅｄ Ｂｏｎｄｉｎｇ ）実装の大幅な信頼性
、歩留りの向上を可能とする半導体装置及びその製造方
法を提供することにある。
［発明の構成コ
（問題点を解決するための手段と作用）本発明は、半導
体素子の信号入出力用電極としてバンプと称する金属突
起電極を有する半導体装置において、集積回路が形成さ
れた半導体装置本体（半導体基鈑）の電極／４ツドを露
出させるように前記半導体基板上に設けられた第１の絶
縁膜と、前記電極／ぐラドの周辺上の第１の絶縁膜上に
設けられた第１の金属層と、この第１の金属層上に設け
られ前記金属／？ラッド上バンプ電極形成予定領域（開
孔を有する第２の絶縁膜と、少くとも前記金属パッドの
露出表面を覆うように設けられる拡散抑制用の第２の金
属層と、この第２の金属層上に設けられるバンプ９電極
とを具備したことを特徴とする半導体装置である。また
半導体素子の信号入出用電極としてバンプと称する金属
突起電極を電極／ぐラド上に形成する半導体装置の製造
方法において、前記電極ノクツドを含む半導体基板上に
第１の絶縁層を形成する工程と、前記電極）臂ツド上部
の第１の絶縁層を開孔し電極パッドを露出させる工程と
、前記電極ノ４ツドの上部を含む全面に第１の金属層を
形成する工程と、前記電極ノｆツド周辺部にのみ前記第
１の金属層を残存させその他の領域の第１の金属層をエ
ツチング除去する工程と、前記第１の金属層上部金倉む
全面に第２の絶縁層を形成する工程と、前記第１の絶縁
層の開孔上部の第２の絶縁層を開孔し前記電極パッドを
露出させる工程と、曲記電極ノ母ツドの上部全含む全面
に第２の金属層を形成する工程と、前記電極パッド上の
第２の金属層上のバンプ電極形成予定領域に開孔を有す
る感光性絶縁樹脂膜を被着する工程と、メッキ法により
前記開孔部にバンプ電極となる金属を析出する工程と、
前記バンプ金属析出後、前記感光性絶縁樹脂膜を除去す
る工程と、前記バンプ金属析出領域以外の前記第２の金
属層をエツチング除去する工程とを具備することを特徴
とする半導体装置の製造方法である。即ち本発明は、半
導体素子の信号入出用電極として金属バンプ電極を形成
する半導体装置及びその製造方法において、半導体素子
保護用絶縁層間に電極パッド周辺部に沿って金属層を形
成し、これを緩衝層として用い、リード接合時の衝撃、
樹脂モールド実装後の熱応力に対して保護膜のクランク
発生を抑制し、信頼性、歩留りの向上を計ることを特徴
さする。
体素子の信号入出力用電極としてバンプと称する金属突
起電極を有する半導体装置において、集積回路が形成さ
れた半導体装置本体（半導体基鈑）の電極／４ツドを露
出させるように前記半導体基板上に設けられた第１の絶
縁膜と、前記電極／ぐラドの周辺上の第１の絶縁膜上に
設けられた第１の金属層と、この第１の金属層上に設け
られ前記金属／？ラッド上バンプ電極形成予定領域（開
孔を有する第２の絶縁膜と、少くとも前記金属パッドの
露出表面を覆うように設けられる拡散抑制用の第２の金
属層と、この第２の金属層上に設けられるバンプ９電極
とを具備したことを特徴とする半導体装置である。また
半導体素子の信号入出用電極としてバンプと称する金属
突起電極を電極／ぐラド上に形成する半導体装置の製造
方法において、前記電極ノクツドを含む半導体基板上に
第１の絶縁層を形成する工程と、前記電極）臂ツド上部
の第１の絶縁層を開孔し電極パッドを露出させる工程と
、前記電極ノ４ツドの上部を含む全面に第１の金属層を
形成する工程と、前記電極ノｆツド周辺部にのみ前記第
１の金属層を残存させその他の領域の第１の金属層をエ
ツチング除去する工程と、前記第１の金属層上部金倉む
全面に第２の絶縁層を形成する工程と、前記第１の絶縁
層の開孔上部の第２の絶縁層を開孔し前記電極パッドを
露出させる工程と、曲記電極ノ母ツドの上部全含む全面
に第２の金属層を形成する工程と、前記電極パッド上の
第２の金属層上のバンプ電極形成予定領域に開孔を有す
る感光性絶縁樹脂膜を被着する工程と、メッキ法により
前記開孔部にバンプ電極となる金属を析出する工程と、
前記バンプ金属析出後、前記感光性絶縁樹脂膜を除去す
る工程と、前記バンプ金属析出領域以外の前記第２の金
属層をエツチング除去する工程とを具備することを特徴
とする半導体装置の製造方法である。即ち本発明は、半
導体素子の信号入出用電極として金属バンプ電極を形成
する半導体装置及びその製造方法において、半導体素子
保護用絶縁層間に電極パッド周辺部に沿って金属層を形
成し、これを緩衝層として用い、リード接合時の衝撃、
樹脂モールド実装後の熱応力に対して保護膜のクランク
発生を抑制し、信頼性、歩留りの向上を計ることを特徴
さする。
（実施例）
以下、図面を参照しながら本発明の実施例を詳述する。
第１図はその製造方法の一実施例を示す工程図である。
まず第１図（ａ）のように、半導体素子が形成された半
導体基板１ノには、絶縁用５１０２膜１２、Ａ７−８ｉ
配線と電極ノ９ツド１３、および開孔１４ａを設けて電
極パッド１３を露出させたデフ スマＣＶＤ −Ｓｔ
３Ｎ４膜（又は、ＣＶＤ法によるＰＳＧ膜）１４が順次
積層されている。この半導体基板１１上の全面にパック
グラウンド〜１Ｏ−７Ｔｏｒｒ ％Ａｒ圧〜１０ Ｔ
ｏｒｒ、基板温度１００〜２００℃程度の条件のスノヤ
ッタリング法により、約５００〜２０００１厚の、例え
ば、Ｗなどの金属層１５ｆ形成する。金属層１５の形成
には、スフ９ツタリング法の他、電子ビーム蒸着法など
が用いられる。次に、第１図（ｂ）のように、全面に７
オトレジスト金被覆しホトリソグラフィ工程を経て、例
えばＨＦ／ＨＮＯ，混液で所定領域以外の金属層１５（
例えばＷ）ｔ−エツチング除去し、金属層１５のパター
ン形成を行なう。
導体基板１ノには、絶縁用５１０２膜１２、Ａ７−８ｉ
配線と電極ノ９ツド１３、および開孔１４ａを設けて電
極パッド１３を露出させたデフ スマＣＶＤ −Ｓｔ
３Ｎ４膜（又は、ＣＶＤ法によるＰＳＧ膜）１４が順次
積層されている。この半導体基板１１上の全面にパック
グラウンド〜１Ｏ−７Ｔｏｒｒ ％Ａｒ圧〜１０ Ｔ
ｏｒｒ、基板温度１００〜２００℃程度の条件のスノヤ
ッタリング法により、約５００〜２０００１厚の、例え
ば、Ｗなどの金属層１５ｆ形成する。金属層１５の形成
には、スフ９ツタリング法の他、電子ビーム蒸着法など
が用いられる。次に、第１図（ｂ）のように、全面に７
オトレジスト金被覆しホトリソグラフィ工程を経て、例
えばＨＦ／ＨＮＯ，混液で所定領域以外の金属層１５（
例えばＷ）ｔ−エツチング除去し、金属層１５のパター
ン形成を行なう。
次に再度、デラズ−Ｆ ＣＶＤ −Ｓｔ 、Ｎ４膜又は
ＣＶＤ −ｐｓｃ膜１膜管６０００〜７５００Ｘ全面に
堆積し、下層の７９ツシペーシヨン膜の開孔１４ｍの大
きさとほぼ等しい開孔を行ない、ｊｉｇ１図（ｅ）に示
すように、電極パッド１３ｔ−露出させる。
ＣＶＤ −ｐｓｃ膜１膜管６０００〜７５００Ｘ全面に
堆積し、下層の７９ツシペーシヨン膜の開孔１４ｍの大
きさとほぼ等しい開孔を行ない、ｊｉｇ１図（ｅ）に示
すように、電極パッド１３ｔ−露出させる。
続いてＷＪ１図（ｄ）のように前記同様のス・ヂッタリ
ング方法で約５００〜１０００Ｘ厚のＴ１層、約１００
０〜３０００Ｘ厚のＮ１層、約１００〜５００又厚のＰ
ｄ ／ｉｉ金順次堆積させた３層金属膜１７を形成する
。速度は、ＴＩが１０〜３０Ｘ／ｓｅｅ 、 Ｎｌが１
０〜３０ Ｘ ／ ｓｅｅ 、 Ｐｄが５〜１０Ｘ／＠
ｅＣ程度である。更に、＠１図（ｄ）に示すように、感
光性絶縁樹脂膜１８を基板全面に塗布し、ホトリソグラ
フィ工程を経て、電極ノ９ヅド１３上のバンプ電標形成
予定領域のみ開孔し、絶縁腐脂膜１８をメッキマスクと
して、前記Ｔｉ ／Ｎｉ ／Ｐｄの３層金属層１７を電
解メッキの陰極として、電極パッド上部の開孔部にのみ
選択的にＡｕ １９ ｆ電解析出させる。最後に、 Ａ
ｕ ｌ ９のｔ解析用終了後、感光性絶縁樹脂膜１８を
剥離し完全に除去する。続いて、電解析出させたＡｕバ
ンプ電極１９自体をマスクとして、電極パッド１２以外
の領域上に形成されている金属層１７を、ＨＮＯ３、Ｈ
Ｃｌ 。
ング方法で約５００〜１０００Ｘ厚のＴ１層、約１００
０〜３０００Ｘ厚のＮ１層、約１００〜５００又厚のＰ
ｄ ／ｉｉ金順次堆積させた３層金属膜１７を形成する
。速度は、ＴＩが１０〜３０Ｘ／ｓｅｅ 、 Ｎｌが１
０〜３０ Ｘ ／ ｓｅｅ 、 Ｐｄが５〜１０Ｘ／＠
ｅＣ程度である。更に、＠１図（ｄ）に示すように、感
光性絶縁樹脂膜１８を基板全面に塗布し、ホトリソグラ
フィ工程を経て、電極ノ９ヅド１３上のバンプ電標形成
予定領域のみ開孔し、絶縁腐脂膜１８をメッキマスクと
して、前記Ｔｉ ／Ｎｉ ／Ｐｄの３層金属層１７を電
解メッキの陰極として、電極パッド上部の開孔部にのみ
選択的にＡｕ １９ ｆ電解析出させる。最後に、 Ａ
ｕ ｌ ９のｔ解析用終了後、感光性絶縁樹脂膜１８を
剥離し完全に除去する。続いて、電解析出させたＡｕバ
ンプ電極１９自体をマスクとして、電極パッド１２以外
の領域上に形成されている金属層１７を、ＨＮＯ３、Ｈ
Ｃｌ 。
Ｃ）１３Ｃｏｏ）１混液でＰｄ ／Ｎｉ層を、ＮＨ４Ｏ
Ｈ，Ｈ２０□混液又はＨＦ −Ｈ２０混液などでＴｉＭ
１曲＃キエッチング除去することによって、Ａｕ−Ａｔ
拡散抑制層１７とともにＡｕバンプ電極１９が第１図Ｇ
ｏ）のように形成される。
Ｈ，Ｈ２０□混液又はＨＦ −Ｈ２０混液などでＴｉＭ
１曲＃キエッチング除去することによって、Ａｕ−Ａｔ
拡散抑制層１７とともにＡｕバンプ電極１９が第１図Ｇ
ｏ）のように形成される。
このように形成されたバンプ電極は、金属層１５が応力
緩和層として働らく。例えばグラズマＣＶＤ −Ｓｔ
、Ｎ４膜の内部応力が圧縮応力であるのに対して、金属
層１５の内部応力は引張応力であるため、 Ａｕメッキ
析出に伴なう周辺部への圧縮外部応力に対して、引張内
部応力をもつ金属層が外部応力全吸収するために、クラ
ック発生を抑制することができる。また樹脂モールド実
装後の動作時の素子の一度上昇による熱サイクル（昇温
、降温のサイクル）、素子の使用環境温度に対して、上
下絶縁層１４．１６と金属層１５、金属層１７の最下層
Ｔｉの熱膨張係数の整合性が良好（共に熱膨張係数が小
）であるため熱応力による歪が起因するクラック発生を
抑制することができる。更に金属層１５は、もろい絶縁
層に対して延性に富むから、リード接合時のゼンディン
グッール荷重等の衝撃吸収層としての役割も、金酋治１
５が果たすことができるものである。
緩和層として働らく。例えばグラズマＣＶＤ −Ｓｔ
、Ｎ４膜の内部応力が圧縮応力であるのに対して、金属
層１５の内部応力は引張応力であるため、 Ａｕメッキ
析出に伴なう周辺部への圧縮外部応力に対して、引張内
部応力をもつ金属層が外部応力全吸収するために、クラ
ック発生を抑制することができる。また樹脂モールド実
装後の動作時の素子の一度上昇による熱サイクル（昇温
、降温のサイクル）、素子の使用環境温度に対して、上
下絶縁層１４．１６と金属層１５、金属層１７の最下層
Ｔｉの熱膨張係数の整合性が良好（共に熱膨張係数が小
）であるため熱応力による歪が起因するクラック発生を
抑制することができる。更に金属層１５は、もろい絶縁
層に対して延性に富むから、リード接合時のゼンディン
グッール荷重等の衝撃吸収層としての役割も、金酋治１
５が果たすことができるものである。
なお本発明は実施例のみに限られず種々の応用が可能で
ある。例えば本発明の第１の金属層として、Ｔｉ ＊
Ｚｒ ＊ Ｈｆ ｍ Ｖ ｅ Ｎｂ ＃ Ｔａ ＊ Ｃ
ｒ ｅ Ｍｏ ＃Ｗのうちのいずれか、あるいはこれら
のうち少なくとも２元素よりなる多元合金層または非晶
質合金層等を用いることができる。
ある。例えば本発明の第１の金属層として、Ｔｉ ＊
Ｚｒ ＊ Ｈｆ ｍ Ｖ ｅ Ｎｂ ＃ Ｔａ ＊ Ｃ
ｒ ｅ Ｍｏ ＃Ｗのうちのいずれか、あるいはこれら
のうち少なくとも２元素よりなる多元合金層または非晶
質合金層等を用いることができる。
［発明の効果コ
以上説明したように本発明は、電極）９ツドの周辺に緩
衝的役割をもつ金属層を設けたので、７通常の半導体素
子製造工程にバンプ電極形成工程、リード接合工程を加
えた場合に、絶縁保饅膜の信頼性を損わず、半導体素子
の電気的特性、信頼性に影響を与えずにバンプ電極を形
成し、ｌた上記金属層の緩衝性により、樹脂モールド後
の使用時の熱による衝撃に対して耐久性があり、ＴＡＢ
実装の大幅な信頼性の向上、歩留りの向上を計ることが
できる。
衝的役割をもつ金属層を設けたので、７通常の半導体素
子製造工程にバンプ電極形成工程、リード接合工程を加
えた場合に、絶縁保饅膜の信頼性を損わず、半導体素子
の電気的特性、信頼性に影響を与えずにバンプ電極を形
成し、ｌた上記金属層の緩衝性により、樹脂モールド後
の使用時の熱による衝撃に対して耐久性があり、ＴＡＢ
実装の大幅な信頼性の向上、歩留りの向上を計ることが
できる。
第１図は本発明の一実施例の製造工程？示す断面図、
第２図は従来の半導体装置の製造工程を示す断面図であ
る。 １ノ・・・半導体基板、１３・・・電極ノＩツド、１４
・・・第一保護用絶縁膜、１５・・・第１の金属層、１
６・・・第二保護用絶縁膜、１７・・・第２の金属層、
１８・・・感光性絶縁樹脂膜、１９・・・バンプ電極。 出願人代理人 弁理士 鈴 江 武 彦（ａ） （ｃ） 第１図 （ｄ） １ｑ （ａ） （ｂ）（ｃ） （ｄ）
る。 １ノ・・・半導体基板、１３・・・電極ノＩツド、１４
・・・第一保護用絶縁膜、１５・・・第１の金属層、１
６・・・第二保護用絶縁膜、１７・・・第２の金属層、
１８・・・感光性絶縁樹脂膜、１９・・・バンプ電極。 出願人代理人 弁理士 鈴 江 武 彦（ａ） （ｃ） 第１図 （ｄ） １ｑ （ａ） （ｂ）（ｃ） （ｄ）
Claims (4)
- （１）半導体素子の信号入出力用電極としてバンプと称
する金属突起電極を有する半導体装置において、集積回
路が形成された半導体装置本体（半導体基板）の電極パ
ッドを露出させるように前記半導体基板上に設けられた
第１の絶縁膜と、前記電極パッドの周辺上の第１の絶縁
膜上に設けられた第１の金属層と、この第１の金属層上
に設けられ前記金属パッド上のバンプ電極形成予定領域
に開孔を有する第２の絶縁膜と、少くとも前記金属パッ
ドの露出表面を覆うように設けられる拡散抑制用の第２
の金属層と、この第２の金属層上に設けられるバンプ電
極とを具備したことを特徴とする半導体装置。 - （２）第１の金属層が、Ｔｉ、Ｚｒ、Ｈｆ、Ｖ、Ｎｂ、
Ｔａ、Ｃｒ、Ｍｏ、Ｗのうちのいずれか、あるいはこれ
らのうち少なくとも２元素よりなる多元合金層、または
非晶質合金層であることを特徴とする特許請求の範囲第
１項記載の半導体装置。 - （３）半導体素子の信号入出用電極としてバンプと称す
る金属突起電極を電極パッド上に形成する半導体装置の
製造方法において、前記電極パッドを含む半導体基板上
に第１の絶縁層を形成する工程と、前記電極パッド上部
の第１の絶縁層を開孔し前記電極パッドを露出させる工
程と、前記電極パッドの上部を含む全面に第１の金属層
を形成する工程と、前記電極パッド周辺部にのみ前記第
１の金属層を残存させその他の領域の第１の金属層をエ
ッチング除去する工程と、前記第１の金属層上部を含む
全面に第２の絶縁層を形成する工程と、前記第１の絶縁
層の開孔上部の第２の絶縁層を開孔し前記電極パッドを
露出させる工程と、前記電極パッドの上部を含む全面に
第２の金属層を形成する工程と、前記電極パッド上の第
２の金属層上のバンプ電極形成予定領域に開孔を有する
感光性絶縁樹脂膜を被着する工程と、メッキ法により前
記開孔部にバンプ電極となる金属を析出する工程と、前
記バンプ金属析出後、前記感光性絶縁樹脂膜を除去する
工程と、前記バンプ金属析出領域以外の前記第２の金属
層をエッチング除去する工程とを具備することを特徴と
する半導体装置の製造方法。 - （４）前記第１の金属層が、Ｔｉ、Ｚｒ、Ｈｆ、Ｖ、Ｎ
ｂ、Ｔｉ、Ｃｒ、Ｍｏ、Ｗのうちのいずれかあるいはこ
れらのうち少なくとも２元素よりなる多元合金層または
非晶質合金層であることを特徴とする特許請求の範囲第
３項記載の半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62058111A JPS63224343A (ja) | 1987-03-13 | 1987-03-13 | 半導体装置及びその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62058111A JPS63224343A (ja) | 1987-03-13 | 1987-03-13 | 半導体装置及びその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS63224343A true JPS63224343A (ja) | 1988-09-19 |
Family
ID=13074863
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP62058111A Pending JPS63224343A (ja) | 1987-03-13 | 1987-03-13 | 半導体装置及びその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS63224343A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02220442A (ja) * | 1989-02-21 | 1990-09-03 | Fuji Electric Co Ltd | 半導体装置の保護膜補強構造 |
-
1987
- 1987-03-13 JP JP62058111A patent/JPS63224343A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02220442A (ja) * | 1989-02-21 | 1990-09-03 | Fuji Electric Co Ltd | 半導体装置の保護膜補強構造 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4209178B2 (ja) | 電子部品実装構造及びその製造方法 | |
| KR970000972B1 (ko) | 반도체 장치 및 그 제조 방법 | |
| US6613663B2 (en) | Method for forming barrier layers for solder bumps | |
| JP6406975B2 (ja) | 半導体素子および半導体装置 | |
| JPH11340265A (ja) | 半導体装置及びその製造方法 | |
| KR20030007227A (ko) | 외부 전극을 구비하는 반도체 소자 | |
| JPH0212829A (ja) | ボンデイング・パツド用合金層及びボンデイング・パツド構造体 | |
| JP2008288607A (ja) | 電子部品実装構造の製造方法 | |
| JPH06177134A (ja) | 電子部品のバンプ構造 | |
| JP3407839B2 (ja) | 半導体装置のはんだバンプ形成方法 | |
| JPWO1997003465A1 (ja) | 半導体ペレット及びその実装方法並びにバンプ電極 | |
| JPH0638417B2 (ja) | 半導体装置 | |
| JPS58197857A (ja) | 半導体装置とその製造方法 | |
| JPH02224336A (ja) | 半導体装置の製造方法 | |
| JPH0697663B2 (ja) | 半導体素子の製造方法 | |
| JPH03101233A (ja) | 電極構造及びその製造方法 | |
| JP2002334897A (ja) | 半導体装置のバンプ構造及びその製造方法 | |
| JP3087819B2 (ja) | はんだバンプ実装用端子電極形成方法 | |
| JPS63224344A (ja) | 半導体装置の製造方法 | |
| JPH01238044A (ja) | 半導体装置 | |
| JPS62234352A (ja) | ハンダバンプ電極の形成方法 | |
| JPS5828858A (ja) | 半導体装置の製造方法 | |
| JP3225592B2 (ja) | 表面波素子の製造方法および表面波素子の電極パターン | |
| JPH05299420A (ja) | 半導体装置 | |
| JPS598358A (ja) | 半導体装置およびこの製造方法 |