JPS63238650A - 半導体集積回路装置 - Google Patents
半導体集積回路装置Info
- Publication number
- JPS63238650A JPS63238650A JP62073343A JP7334387A JPS63238650A JP S63238650 A JPS63238650 A JP S63238650A JP 62073343 A JP62073343 A JP 62073343A JP 7334387 A JP7334387 A JP 7334387A JP S63238650 A JPS63238650 A JP S63238650A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor integrated
- integrated circuit
- operation mode
- circuit device
- setting
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Logic Circuits (AREA)
- Microcomputers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
この発明は、ＣＰＵ及びＲＯＭ等を内蔵した半導体集積
回路装置に関する。
回路装置に関する。
第２図は、従来のプログラム動作モードを右１６半導体
集積回路装置を示した構成説明図である。
集積回路装置を示した構成説明図である。
同図において、１は半導体集積回路装置、２．３は正電
源入力端子、電源用接地端子であり、各々Ｍ源ＶＣＣ２
接地レベルＶｓｓが接続される。ＭＯ。
源入力端子、電源用接地端子であり、各々Ｍ源ＶＣＣ２
接地レベルＶｓｓが接続される。ＭＯ。
Ｍｌは動作モード設定用入力端子であり、ｖｏｏとｖ８
８の組み合せで動作モードを設定する。Ｘはプログラム
の製品モード、１Ｆ１１発モードの２つの使用環境を選
択する使用環境切換え入力端子である。
８の組み合せで動作モードを設定する。Ｘはプログラム
の製品モード、１Ｆ１１発モードの２つの使用環境を選
択する使用環境切換え入力端子である。
このような状態で、入力端子ＭＯ，Ｍｌ、Ｘの入力レベ
ルに応じて、次表１に示すように２つの使用環境（製品
、開発）にＪ３ける各々３つのプログラム動作モード（
モード１．モード２．モード３）が設定できる。
ルに応じて、次表１に示すように２つの使用環境（製品
、開発）にＪ３ける各々３つのプログラム動作モード（
モード１．モード２．モード３）が設定できる。
ここで使用環境において製品モードは、半導体集積回路
装置１に内蔵のＲＯＭのプログラムを使用する環境を示
す。一方、開発モードは、外部に設けた開発用のＲＯＭ
等のプログラムを半導体集積回路装Ｂ１に取り込んで使
用する環境を示し、製品開発時は勿論、製品出荷検査時
にも使用されるものである。製品出荷検査時には予め準
備されたＣＰＵのテストプログラムを用い、半導体集積
回路装＠１をモード１〜モード３のいずれかに設定する
ことで内蔵のＣＰＵの動作試験を行なう。
装置１に内蔵のＲＯＭのプログラムを使用する環境を示
す。一方、開発モードは、外部に設けた開発用のＲＯＭ
等のプログラムを半導体集積回路装Ｂ１に取り込んで使
用する環境を示し、製品開発時は勿論、製品出荷検査時
にも使用されるものである。製品出荷検査時には予め準
備されたＣＰＵのテストプログラムを用い、半導体集積
回路装＠１をモード１〜モード３のいずれかに設定する
ことで内蔵のＣＰＵの動作試験を行なう。
従来の複数の動作モードを右する半導体集積回路５Ａ胃
は以上のように構成されているので、プログラムの開発
モードと製品モードの２つの使用環境を選択すべき切換
え入力端子Ｘが余分に必要であった。この問題を解消す
るため、プログラム開発用のブレッドボードを別途に製
作し、プログラム開発はブレッドボードで行なうことで
、切換え入力端子Ｘを取払うことができる。しかしなが
ら、ブレッドボードの開発、製作に要する技術的、コス
ト的負担が大きく、切換え入力端子Ｘを取り除いたこと
で製品出荷時に開発モードにすることができず、ＣＰＵ
のテストプログラムを実行できないため、ＣＰＵの動作
検査が困難となる問題点があった。
は以上のように構成されているので、プログラムの開発
モードと製品モードの２つの使用環境を選択すべき切換
え入力端子Ｘが余分に必要であった。この問題を解消す
るため、プログラム開発用のブレッドボードを別途に製
作し、プログラム開発はブレッドボードで行なうことで
、切換え入力端子Ｘを取払うことができる。しかしなが
ら、ブレッドボードの開発、製作に要する技術的、コス
ト的負担が大きく、切換え入力端子Ｘを取り除いたこと
で製品出荷時に開発モードにすることができず、ＣＰＵ
のテストプログラムを実行できないため、ＣＰＵの動作
検査が困難となる問題点があった。
この発明は上記のような問題点を解決するためになされ
たもので、使用環境設定用端子を設番りすに使用環境を
選択することのできる半導体集積回路装置を簡単な構成
で提供することを目的とする。
たもので、使用環境設定用端子を設番りすに使用環境を
選択することのできる半導体集積回路装置を簡単な構成
で提供することを目的とする。
（目的を達成するための手段）
この発明にかかる半導体集積回路装置は、動作モード設
定用に２本以上の入力端子を備えた半導体集積回路装置
に対し、前記２本以上の入力端子に接続した第３の論理
レベルを有Ｊる論理回路を前記半導体集積回路装置内に
設け、前記第３の論理レベルの入力の有無により、前記
動作モードの使用環境を選択できるようにしている。
定用に２本以上の入力端子を備えた半導体集積回路装置
に対し、前記２本以上の入力端子に接続した第３の論理
レベルを有Ｊる論理回路を前記半導体集積回路装置内に
設け、前記第３の論理レベルの入力の有無により、前記
動作モードの使用環境を選択できるようにしている。
この発明における第３の論理レベルを有してい。
る論理回路は、動作モード設定用入力端子に第３の論理
レベルが印加されているか否かを判定して使用環境を決
定するため、動作モード設定用入力端子を通じて動作モ
ード設定と同時に使用環境の選択が行なえる。
レベルが印加されているか否かを判定して使用環境を決
定するため、動作モード設定用入力端子を通じて動作モ
ード設定と同時に使用環境の選択が行なえる。
第１図は、この発明の一実施例である１０グラム動作モ
ードを有する半導体集積回路装置を示した構成説明図で
ある。同図において１〜３．ＭＯ。
ードを有する半導体集積回路装置を示した構成説明図で
ある。同図において１〜３．ＭＯ。
Ｍｌは従来と同じなので説明は省略する。４は入力のス
レッショルドレベルが正電源電圧ＶＣ０より高い値ｖＴ
ｌｌである正論理のＮＯＲゲートであり、入力端子ＭＯ
，Ｍ１を入力部としている。ＮＯＲゲート４はスレッシ
ョルドレベルがＶｃｏより高いため、入力端子ＭＯ，Ｍ
１にＶｃｏが印加されてもＶ と同様に“Ｌ″レベル解
釈する。ＹはＮ。
レッショルドレベルが正電源電圧ＶＣ０より高い値ｖＴ
ｌｌである正論理のＮＯＲゲートであり、入力端子ＭＯ
，Ｍ１を入力部としている。ＮＯＲゲート４はスレッシ
ョルドレベルがＶｃｏより高いため、入力端子ＭＯ，Ｍ
１にＶｃｏが印加されてもＶ と同様に“Ｌ″レベル解
釈する。ＹはＮ。
Ｓ
Ｒゲート４の出力信号である。入力端子ＭＯ，Ｍ１に与
えるべき電圧レベルとしてはｖｓｓ” ｃｃの他に第３
の論理レベルとしてのＨＶｃ、（ＨｖＣｏ〉■ ）を予
め準備し、これらの組合せにより動作モードおよび使用
環境の設定を行なう。
えるべき電圧レベルとしてはｖｓｓ” ｃｃの他に第３
の論理レベルとしてのＨＶｃ、（ＨｖＣｏ〉■ ）を予
め準備し、これらの組合せにより動作モードおよび使用
環境の設定を行なう。
このような構成において、次表２に示すように２つの使
用環境における各々３つのプログラム動作モードが設定
できる。
用環境における各々３つのプログラム動作モードが設定
できる。
表２
つまり、製品モード設定時には、Ｉ−ＩＶｏｏを入力端
子ＭＯ，Ｍ１に全く印加せず、ＶＣＣとＶ８Ｓの組み合
せでプログラム動作モードを決定し、開発モード設定時
には、入力端子ＭＯ，Ｍ１の少なくとも一方にトＩＶｃ
ｏを印加するようし、ＨＶｏｏとｖｓｓ（Ｖｏ。）の組
み合せでプログラム動作モードを決定している。その結
果、２つの入力端子ＭＯ，Ｍ１でプログラム動作モード
及び使用環境を自在に設定することができ、従来の使用
環境切換え入力端子Ｘは不要となる。これは、ＮＯＲゲ
ート４に１つでも“’ＨＶｏＣ”が印加されると、出力
信号Ｙは“Ｌ ＩＴとなり、全く印加されないと１］”
になることを利用して、出力信号Ｙの値により開発モー
ド、製品モードの２つの使用環境を選択することが可能
となるからである。
子ＭＯ，Ｍ１に全く印加せず、ＶＣＣとＶ８Ｓの組み合
せでプログラム動作モードを決定し、開発モード設定時
には、入力端子ＭＯ，Ｍ１の少なくとも一方にトＩＶｃ
ｏを印加するようし、ＨＶｏｏとｖｓｓ（Ｖｏ。）の組
み合せでプログラム動作モードを決定している。その結
果、２つの入力端子ＭＯ，Ｍ１でプログラム動作モード
及び使用環境を自在に設定することができ、従来の使用
環境切換え入力端子Ｘは不要となる。これは、ＮＯＲゲ
ート４に１つでも“’ＨＶｏＣ”が印加されると、出力
信号Ｙは“Ｌ ＩＴとなり、全く印加されないと１］”
になることを利用して、出力信号Ｙの値により開発モー
ド、製品モードの２つの使用環境を選択することが可能
となるからである。
なお、この実施例ではモード設定用入力端子が２木の場
合を示したが、３本以上の場合でも同様に第３の論理レ
ベル゛ＨＶｏ、”を導入することによって実現でき、モ
ード設定用入力端子がｎ木の場合、製品の動作モードと
しては２°−１まで設定可能となる。また、この実施例
では、第３の論理レベルとしてＨＶｃｃ”を用いたが、
接地レベル゛″■ｓｓ”より低い“”ＬＶｓｓ”を用い
、これを検出する論理回路を設けて−ｂ同様の効果を奏
し、第３の論理レベルを有する論理回路としてＮＯＲゲ
ートの代りにＯＲゲート等を用いてもよい。
合を示したが、３本以上の場合でも同様に第３の論理レ
ベル゛ＨＶｏ、”を導入することによって実現でき、モ
ード設定用入力端子がｎ木の場合、製品の動作モードと
しては２°−１まで設定可能となる。また、この実施例
では、第３の論理レベルとしてＨＶｃｃ”を用いたが、
接地レベル゛″■ｓｓ”より低い“”ＬＶｓｓ”を用い
、これを検出する論理回路を設けて−ｂ同様の効果を奏
し、第３の論理レベルを有する論理回路としてＮＯＲゲ
ートの代りにＯＲゲート等を用いてもよい。
以上説明したように、この発明によれば、第３の論理レ
ベルを有する論理回路を動作モード設定用入力端子に接
続するというｎ＊な構成により、動作モード設定用入力
端子を通じて動作モード設定と同時に使用環境の選択が
行なえ、その結果、使用環境設定用端子を別途設ける必
要がなくなる。
ベルを有する論理回路を動作モード設定用入力端子に接
続するというｎ＊な構成により、動作モード設定用入力
端子を通じて動作モード設定と同時に使用環境の選択が
行なえ、その結果、使用環境設定用端子を別途設ける必
要がなくなる。
第１図はこの発明の一実施例である半導体集積回路装置
の構成説明図、第２図は従来の半導体集積回路装置の構
成説明図である。 図において１は半導体集積回路装置、４はＮ。 Ｒゲート、ＭＯ，Ｍｌはモード設定用入力端子、ＹはＮ
ＯＲゲートの出力信号である。 なお、各図中同一符号は同一または相当部分を示す。
の構成説明図、第２図は従来の半導体集積回路装置の構
成説明図である。 図において１は半導体集積回路装置、４はＮ。 Ｒゲート、ＭＯ，Ｍｌはモード設定用入力端子、ＹはＮ
ＯＲゲートの出力信号である。 なお、各図中同一符号は同一または相当部分を示す。
Claims (1)
- （１）動作モード設定用に２本以上の入力端子を備えた
半導体集積回路装置において、 前記２本以上の入力端子に接続した第３の論理レベルを
有する論理回路を前記半導体集積回路装置内に設け、前
記第３の論理レベルの入力の有無により、前記動作モー
ドの使用環境を選択できるようにしたことを特徴とする
半導体集積回路装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62073343A JPS63238650A (ja) | 1987-03-26 | 1987-03-26 | 半導体集積回路装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62073343A JPS63238650A (ja) | 1987-03-26 | 1987-03-26 | 半導体集積回路装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS63238650A true JPS63238650A (ja) | 1988-10-04 |
Family
ID=13515417
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP62073343A Pending JPS63238650A (ja) | 1987-03-26 | 1987-03-26 | 半導体集積回路装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS63238650A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH03216776A (ja) * | 1990-01-22 | 1991-09-24 | Mitsubishi Electric Corp | 集積回路装置及びそれにより構成されたマイクロプロセッサ |
-
1987
- 1987-03-26 JP JP62073343A patent/JPS63238650A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH03216776A (ja) * | 1990-01-22 | 1991-09-24 | Mitsubishi Electric Corp | 集積回路装置及びそれにより構成されたマイクロプロセッサ |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0450678A (ja) | テスト容易化回路 | |
| US5105100A (en) | Easily and quickly testable master-slave flipflop circuit | |
| US4837505A (en) | Test mode activation circuit | |
| JP2776549B2 (ja) | 半導体集積回路 | |
| JPS63238650A (ja) | 半導体集積回路装置 | |
| JPH04306013A (ja) | ラッチ回路装置 | |
| JPS58201352A (ja) | 集積回路装置 | |
| JPS6037822A (ja) | Ｃｍｏｓ論理回路 | |
| JP2527199Y2 (ja) | Ｉｃのテストモード設定回路 | |
| JPH0536775A (ja) | 半導体装置 | |
| KR200148587Y1 (ko) | 멀티비트테스트모드제어회로 | |
| JPH04103143A (ja) | 半導体集積回路 | |
| JPH04220575A (ja) | 集積回路装置 | |
| JP3076267B2 (ja) | 半導体集積回路 | |
| JPH0315776A (ja) | モード設定回路 | |
| JPH02177356A (ja) | 集積回路装置 | |
| JPS62265737A (ja) | 半導体集積回路 | |
| JPS57204140A (en) | Large-scale integrated circuit | |
| JPH0329873A (ja) | モード設定回路 | |
| JPH0420881A (ja) | 半導体集積回路内のテストモード設定回路 | |
| JPH04132973A (ja) | Ｌｓｉ試験用回路 | |
| JPH03197883A (ja) | 半導体集積回路 | |
| JPH03134577A (ja) | テスト容易化回路 | |
| JPS62291579A (ja) | テスト回路 | |
| JPH0290066A (ja) | ヒステリシス回路 |