JPS63242176A

JPS63242176A - 自励式変換器

Info

Publication number: JPS63242176A
Application number: JP62071602A
Authority: JP
Inventors: Katsuro Ito; 克郎伊藤
Original assignee: Toshiba Corp
Current assignee: Toshiba Corp
Priority date: 1987-03-27
Filing date: 1987-03-27
Publication date: 1988-10-07

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】［発明の目的］（産業上の利用分野）本発明は自己消弧形半導体素子を使用した自励式変換器
に関する。

（従来の技術）半導体を使用した変換器では、ｄｉ／ｄｔにより半導体
素子が破壊しない様にしばしばリアクトルを用いて、ｄ
ｔ／ｄｔを抑制している。第３図は半導体素子として自
己消弧形半導体である（ゲートターンオフサイリスタ）
ＧＴＯを用いた変換器の例を示す。図において、−１は
直流コンデンサであり、２はｄｉ／ｄｔ抑制用リアクト
ル、３はサージ吸収用コンデンサ、４はダイオード、５
は抵抗、６〜１１はＧＴｏ、１２〜１７は逆並列ダイオ
ード、１８は負荷である。直流コンデンサ１は、図示さ
れていない直流電源に接続されている。

この様に構成される回路ではＧＴＯ６〜１１が適切な順
序でオン、オフを繰り返すことにより、交流電力が負荷
１８へ供給される。ｄｉ／ｄｔ抑制用リアクトル２は、
ＧＴｏ６〜１１がターンオンした場合のＧＴＯ６〜１１
に流れるアノード電流のｄｉ／ｄｔを抑制する。ＧＴｏ
６にオフゲート指令が与えられ、ＧＴｏ６がターンオフ
したとする。この時のＧＴｏ６の遮断電流と、ｄｉ／　
ｄｔ抑制用リアクトル２のリアクタンスの値によって決
められるエネルギーが、図示されていないＧＴＯ６〜１
１のスナバ回路に蓄えられ、制御母１ＩＰ−Ｎ間にサー
ジ電圧を発生させる。そこで、この電圧をＧＴＯの特性
で決まる所定値以下に抑制するために、サージ吸収用コ
ンデンサ３をＰ−Ｎ間に接続しサージ電圧を抑制してい
た。ダイオード４は、サージ電流　ｉ５の逆流防止用の
ダイオードで−あり、抵抗５はす゛−ジ吸収用コンデン
サ３の放電用抵抗である。ＧＴＯ６〜１１がターンオン
した場合、サージ吸収用コンデンサ３からの［電流は抵
抗５によって、制限され、ＧＴＯ６〜１１のｄｔ／ｄｔ
が所定の値となる様に一抵抗５の値を設定している。

〈発明が解決しようとする問題点）第３図の回路に於いて、Ｐ−Ｎ間が短絡あるいはＧＴＯ
６とＧＴＯ９が同時にオンする等の事故が生じ、Ｐ−Ｎ
間の電圧がＯとなった場合、ダイオード４にはサージ吸
収用コンデンサ３の電圧と同電圧が印加されることにな
る。

この場合のダイオード４に加わる電圧は、サージ吸収用
コンデンサ３の容量が比較的小ざい為、瞬時しか加わら
ない。ダイオード４の耐圧はこの瞬時値で決定されるの
で、ダイオード４は、ＧＴＯ６〜１１と同程度の耐圧値
であることが必要となる。変換器の各アームを直列接続
して構成する高電圧インバータに於いては、ダイオード
４も複数のダオードを直列接読して構成しなければなら
ず、装置が大形化するという欠点があった。またサージ
吸収用コンデンサ３に蓄えられたエネルギーは抵抗５を
介して放電される為、すべて損失となってしまうという
欠点があった。

本発明は上記欠点を除去する為になされたもので、小形
で低損失のサージ吸収回路を備えた自励式変換器を提供
することを目的とする。

［発明の構成］（問題点を解決するための手段）本発明は上記目的を達成するため、自己消弧形半導体素
子を使用した自励式変換器において、該自励式変換器の
直流母線間に設けられるサージ吸収用コンデンサにバイ
アス巻線を備えた可飽和リアクトルを直列接続すると共
に、前記バイアス巻線にバイアス電流を供給する電流源
を設けたことを特徴とするものである。

（作　用）本発明は上記のように構成することにより、可飽和イン
ダクタンスはサージ吸収コンデンサに電流が流れ込む場
合は低インピーダンス、サージ吸収コンデンサから電流
が流れ出す場合には、高インピーダンスとして動くので
、ＧＴＯに加わるサージ電圧は抑制される。又、サージ
吸収コンデンサからの放電電流は、抵抗を介さずに直流
回路へ流れるので損失も小さい。可飽和インダクタンス
はインパルス耐圧のみ主回路の直流電圧値と同程度必要
となるが、常時電圧は直流電圧に比較し十分小さいので
小形化が可能である。

（実施例）以下、本発明の実施例について第１図を参照して説明す
る。変換器の直流端子Ｐにサージ吸収用コンデンサ３の
一端を接続し、このサージ吸収用コンデンサ３のもう一
方の端子は、可飽和コア２０等で構成される可飽和イン
ダクタンス２１を介して、変換器のもう一方の直流端子
Ｎに接続する構成とする。

そして上記可飽和インダンタンス２１にバイアス電［１
９にてバイアス電流を流し、サージ吸収用コンデンサ３
に電流が流れこむ場合には、可飽和インダクタンス２１
ガ飽和し低インダクタンスとなり、サージ吸収用コンデ
ンサ３から電流が流れ出す場合は、高インダクタンスと
なる様に、バイアス電流を設定する。なお、２２は電源
保護用アレスタである。

第２図は可飽和インダクタンス２１のＢ−Ｈ特性の概念
図である。可飽和インダクタンス２１を流れる電流　１
ｓ＝ｏのとき、可飽和インダクタンス２１が第２図のＢ
−Ｈ特性上のＡ点となる様に、バイアス電ｗＬ１９の電
流を設定する。また、電流の方向は、サージ吸収用コン
デンサ３が放電する時、可飽和インダクタンス２１の特
性は、磁束Ｈが増加する方向とする。従って、今、ＧＴ
Ｏ６がターンオフしたとすると、ｄｔ／ｄｔ抑制用リア
クトル２に蓄えられているエネルギーは、可飽和インダ
クタンス２１が低インピーダンスとなるので、サージ抑
制用コンデンサ３に電流が充電されサージ電圧は抑制さ
れる。またＧＴＯ６がターンオンした場合、サージ抑制
用コンデンサ３の放電電流は、可飽和インダクタンス２
１が高インピーダンス領域で働くことになり、ＧＴＯ６
のｄｉ／ｄｔは抑制される。なお可飽和インダクタンス
２２は、通常の変換器の運転において、可飽和インダク
タンス２１の動作点が第２図のＡ′点より右側へは動か
ない様に設定する。

サージ抑制用コンデンサ３は抵抗を介することなく直流
回路と充放電を行なうので、損失は小さい。また、Ｐ−
Ｎ間の短絡、あるいはＧＴＯ６とＧＴＯ９が同時にオン
した場合には、サージ吸収用コンデンサ３の容量が小さ
い為に可飽和インダクタンス２１の端子間に瞬時直流電
圧相当の電圧が印加されるので、可飽和インダクタンス
２１は、インパルス耐圧のみは直流電圧レベルの耐圧が
必要となる。しかし、可飽和インダクタンス２１は半導
体素子を使用していないので、小形化が可能である。

以上説明した様に、本実施例により、従来のサージ吸収
回路に比較し、小形で低損失のサージ吸収回路を提供す
ることができる。なお実施例は、変換器のアームがＧＴ
Ｏ１個の例で示したが、直流送電のような高電圧り場合
はＧＴＯの多数の直列又は直並列で構成される。その場
合、リアクトルを接続している直流端子を接地端（第１
図の例、Ｐ端を設置してもよい）にする方がリアクトル
及びその制御回路の絶縁上有利である。

［発明の効果］以上述べた本発明によれば、サージ抑制回路中にダイオ
ード等の半導体素子を使用しないので、高インパルス耐
圧を小形で実現でき、また、抵抗要素がない為、損失の
少ない自励式変換器を提供することができる。

【図面の簡単な説明】

第１図は本発明の一実施例を示す構成図、第２図は本発
明で使用される可飽和インダクタンスのＢ−Ｈ特性図、
第３図は従来装置の構成図である。１・・・直流コンデンサ、２・・・ｄｉ／ｄｔｉｌＪｔ
Ｉｌ用リアクトル、３・・・サージ吸収コンデンサ、６
〜１１・・・ＧＴ０１１８・・・負荷、１９・・・バイ
アス電源、２０・・・可飽和コア、２１・・・可飽和イ
ンダクタンス、２２・・・アレスタ。出願人代理人　弁理士　鈴　江　武　彦第１図第２図

Claims

【特許請求の範囲】

（１）自己消弧型半導体素子を使用した自励式変換器に
おいて、該自励式変換器の直流母線間に設けられるサー
ジ吸収用コンデンサにバイアス巻線を備えた可飽和リア
クトルを直列接続すると共に、前記バイアス巻線にバイ
アス電流を供給する電流源を設けたことを特徴とする自
励式変換器。
（２）前記可飽和リアクトルが接続される直流母線は接
地端であることを特徴とする特許請求の範囲第１項記載
の自励式変換器。