JPS63244902A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPS63244902A JPS63244902A JP7806187A JP7806187A JPS63244902A JP S63244902 A JPS63244902 A JP S63244902A JP 7806187 A JP7806187 A JP 7806187A JP 7806187 A JP7806187 A JP 7806187A JP S63244902 A JPS63244902 A JP S63244902A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor chip
- transmission line
- substrate
- input signal
- input
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 39
- 239000000758 substrate Substances 0.000 claims abstract description 38
- 230000005540 biological transmission Effects 0.000 claims abstract description 27
- PNEYBMLMFCGWSK-UHFFFAOYSA-N aluminium oxide Inorganic materials [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 abstract description 17
- 239000000919 ceramic Substances 0.000 abstract 1
- 239000002184 metal Substances 0.000 description 8
- 229920001721 polyimide Polymers 0.000 description 3
- 239000009719 polyimide resin Substances 0.000 description 3
- 229910000679 solder Inorganic materials 0.000 description 2
- 238000010586 diagram Methods 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 230000008054 signal transmission Effects 0.000 description 1
Landscapes
- Microwave Amplifiers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は半導体装置に関し、特にチップキャリヤパッケ
ージを用いる超高速の半導体装置に関する。
ージを用いる超高速の半導体装置に関する。
従来、この種の半導体装置は、第２図（ａ）及び（ｂ＞
に示すように、導電性の金属基板１の半導体チップ搭載
面にはんだ又は導電性ペーストで半導体チップ２を固着
し、半導体チップ２の周囲を囲ってアルミナセラミック
基板３．を金属基板１上に固着し、アルミナセラミック
基板３．の上面に複数の伝送線路６を形成し、それぞれ
の伝送線路６と対応する半導体チップ２の入力用パッド
１１又は出力用バッド１２とをボンディングワイヤ１３
で接続していた。
に示すように、導電性の金属基板１の半導体チップ搭載
面にはんだ又は導電性ペーストで半導体チップ２を固着
し、半導体チップ２の周囲を囲ってアルミナセラミック
基板３．を金属基板１上に固着し、アルミナセラミック
基板３．の上面に複数の伝送線路６を形成し、それぞれ
の伝送線路６と対応する半導体チップ２の入力用パッド
１１又は出力用バッド１２とをボンディングワイヤ１３
で接続していた。
この場合、伝送線路６には入力信号線と出力信号線の区
別はなく、同一構成の伝送線路が配置される構成であっ
た。
別はなく、同一構成の伝送線路が配置される構成であっ
た。
上述した従来の半導体装置は、伝送線路に入力用又は出
力用の区別がなく特に入力用の伝送線路として単一の伝
送線路を用いざるを得す、そのため高周波（例えばＩＧ
ＩＩｚ以上）領域で動作する半導体チップでは、入力信
号に対してインピーダンスの整合がとれない。
力用の区別がなく特に入力用の伝送線路として単一の伝
送線路を用いざるを得す、そのため高周波（例えばＩＧ
ＩＩｚ以上）領域で動作する半導体チップでは、入力信
号に対してインピーダンスの整合がとれない。
一般に、高周波領域での配線には系の特性インビーダン
スとして５０Ωが選択されている。一方、高周波領域で
動作するＩＣ１特にディジタルＩＣについて、多くの場
合信号入力はＦＥＴ（Ｆｉｅｌｄ Ｅｆｆｅｃｔ Ｔｒ
ａｎｓｉｓｔｏｒ）のソースホロアとしたものへのゲー
トへ導かれる方式が多く、従って、入力インピーダンス
は一般的に１０６Ω程度のいわゆる高インピーダンスと
なっている。
スとして５０Ωが選択されている。一方、高周波領域で
動作するＩＣ１特にディジタルＩＣについて、多くの場
合信号入力はＦＥＴ（Ｆｉｅｌｄ Ｅｆｆｅｃｔ Ｔｒ
ａｎｓｉｓｔｏｒ）のソースホロアとしたものへのゲー
トへ導かれる方式が多く、従って、入力インピーダンス
は一般的に１０６Ω程度のいわゆる高インピーダンスと
なっている。
従って、系の特性インピーダンスとしての５０Ωとは整
合がとれないため、入力信号に対してはパッケージの入
口に５０Ωのチップ抵抗などを付加することで整合をと
っている。しかしながら、この方法ではパッケージの入
口の点では入力信号と整合がとれているが、パッケージ
の内部から実装している半導体チップまでの間は単一の
伝送線路であり、かつ、その先は高インピーダンスであ
る半導体チップが接続されているので、入力信号とはも
はや整合の状態にはなく、実装した半導体チップに対し
て所望の特性を得ることが不可能になる。
合がとれないため、入力信号に対してはパッケージの入
口に５０Ωのチップ抵抗などを付加することで整合をと
っている。しかしながら、この方法ではパッケージの入
口の点では入力信号と整合がとれているが、パッケージ
の内部から実装している半導体チップまでの間は単一の
伝送線路であり、かつ、その先は高インピーダンスであ
る半導体チップが接続されているので、入力信号とはも
はや整合の状態にはなく、実装した半導体チップに対し
て所望の特性を得ることが不可能になる。
このインピーダンス不整合部分を几くするためにパッケ
ージの入口から半導体チップまでの距離を短くする、即
ち、パッケージ内の面積を小さくする、と多ビンの半導
体チップのための多数（例えば、１０〜４０本）の伝送
線路を配置できなくなるという欠点がある。又、不整合
部分を短くしたとしても無くすことはできないので、本
質的に不整合部分が残り実装した半導体チップに対して
結局所望の特性を得ることが不可能になるという欠点が
ある。
ージの入口から半導体チップまでの距離を短くする、即
ち、パッケージ内の面積を小さくする、と多ビンの半導
体チップのための多数（例えば、１０〜４０本）の伝送
線路を配置できなくなるという欠点がある。又、不整合
部分を短くしたとしても無くすことはできないので、本
質的に不整合部分が残り実装した半導体チップに対して
結局所望の特性を得ることが不可能になるという欠点が
ある。
本発明の半導体装置は、導電性の基板と、該基板の半導
体チップ搭載面の周囲の前記基板上に積層され少くとも
１層がその上面に他層に形成した信号入力線に対するイ
ンピーダンス整合用の伝送線路を形成する少くとも２層
の配線層とを含んで構成される。
体チップ搭載面の周囲の前記基板上に積層され少くとも
１層がその上面に他層に形成した信号入力線に対するイ
ンピーダンス整合用の伝送線路を形成する少くとも２層
の配線層とを含んで構成される。
次に、本発明について図面を参照して説明する。
第１図−（ａ）及び（ｂ）はそれぞれ本発明の第１の実
施例の斜視図及び断面図である。
施例の斜視図及び断面図である。
第１図（ａ）及び（ｂ）に示すように、導電性の金属基
板１と、金属基板１の半導体チップ搭載面にはんだ又は
導電ペーストで搭載された半導体チップ２と、半導体チ
ップ２の周囲を囲って金属基板１に固着された第１層の
アルミナセラミック基板３と、アルミナセラミック基板
３上に固着された接地面としてのメタライズ層４と、メ
タライズ層４の上に固着された第２層のアルミナセラミ
ック基板５と、アルミナセラミック基板３上に形成され
た入力信号線７と出力信号線８とを備える伝送線路９と
、アルミナセラ、ミック基板５上に形成された伝送線路
１０とを含む。
板１と、金属基板１の半導体チップ搭載面にはんだ又は
導電ペーストで搭載された半導体チップ２と、半導体チ
ップ２の周囲を囲って金属基板１に固着された第１層の
アルミナセラミック基板３と、アルミナセラミック基板
３上に固着された接地面としてのメタライズ層４と、メ
タライズ層４の上に固着された第２層のアルミナセラミ
ック基板５と、アルミナセラミック基板３上に形成され
た入力信号線７と出力信号線８とを備える伝送線路９と
、アルミナセラ、ミック基板５上に形成された伝送線路
１０とを含む。
伝送線路９は金属基板１とメタライズ層４を接地面とす
る平衡型ストリップラインであり、伝送線路１０はメタ
ライズ層４を接地面とするマイクロストリップラインで
あり、どちらも特性インピーダンスは５０Ωに設定され
ている。
る平衡型ストリップラインであり、伝送線路１０はメタ
ライズ層４を接地面とするマイクロストリップラインで
あり、どちらも特性インピーダンスは５０Ωに設定され
ている。
半導体チップ２の入力用バッド１１は入力信号線７と伝
送線路１０とにボンディングワイヤ１３で電気的に接続
されており、伝送線路１０は外部でインピーダンス整合
終端されている。
送線路１０とにボンディングワイヤ１３で電気的に接続
されており、伝送線路１０は外部でインピーダンス整合
終端されている。
この状態で、アルミナセラミック基板３の入力信号線７
へ高周波信号入力があると、入力用バッド１１から半導
体チップ２内部は高インピーダンスであり、かつ、アル
ミナセラミック基板５上の整合終端された伝送線路１０
が半導体チップ２の入力直前で５０Ωの負荷として働く
ことから、入力信号に対して整合をとることが可能とな
る。
へ高周波信号入力があると、入力用バッド１１から半導
体チップ２内部は高インピーダンスであり、かつ、アル
ミナセラミック基板５上の整合終端された伝送線路１０
が半導体チップ２の入力直前で５０Ωの負荷として働く
ことから、入力信号に対して整合をとることが可能とな
る。
又、伝送線路１０の先を終端するのにオシロスコープな
どを用いれば半導体チップ２直前での入力信号波形をモ
ニタすることも可能である。
どを用いれば半導体チップ２直前での入力信号波形をモ
ニタすることも可能である。
なお、出力用バッド１２はそのまま一本のボンディング
ワイヤで出力させればよいため伝送線路９の出力信号線
８と出力用バッド１２とをボンディングワイヤ１３で結
べばよい、又、伝送線路１０を出力信号線としてもよい
。
ワイヤで出力させればよいため伝送線路９の出力信号線
８と出力用バッド１２とをボンディングワイヤ１３で結
べばよい、又、伝送線路１０を出力信号線としてもよい
。
本発明の第２の実施例としては第１図の第１の実施例の
アルミナセラミック基板５をポリイミド樹脂で構成する
ものである。
アルミナセラミック基板５をポリイミド樹脂で構成する
ものである。
信号の１云送線路を特性インピーダンス５０Ωとする場
合にアルミナセラミック基板を用いると線路幅はほぼ基
板厚さに等しいものとしなければならない。多ピン入出
力のＩＣに対応する場合、多数本（１０〜４０本）の伝
送線路が必要となるためアルミナセラミック基板の厚さ
をできるだけ薄くする必要があるが、その薄さにも結線
用治具からの制約があり、従って、アルミナセラミック
基板の厚さはほぼ５０〜１５０μｍが適当となる。
合にアルミナセラミック基板を用いると線路幅はほぼ基
板厚さに等しいものとしなければならない。多ピン入出
力のＩＣに対応する場合、多数本（１０〜４０本）の伝
送線路が必要となるためアルミナセラミック基板の厚さ
をできるだけ薄くする必要があるが、その薄さにも結線
用治具からの制約があり、従って、アルミナセラミック
基板の厚さはほぼ５０〜１５０μｍが適当となる。
このような薄いアルミナセラミック基板を多層接着する
には費用がかかり搭載する半導体チップの価格によって
は原価的につり合わない場合がある。
には費用がかかり搭載する半導体チップの価格によって
は原価的につり合わない場合がある。
このようなとき、第２の実施例の多層とする基板をポリ
イミド樹脂で構成すればより低価格で対応することが可
能となる利点がある。ただし、ポリイミド樹脂を基板と
して用いた場合には、特性インピーダンスを５０Ωとす
るために基板厚さと基板上の線路幅との比は約１：２（
比誘電率を約４とする）が必要となる。
イミド樹脂で構成すればより低価格で対応することが可
能となる利点がある。ただし、ポリイミド樹脂を基板と
して用いた場合には、特性インピーダンスを５０Ωとす
るために基板厚さと基板上の線路幅との比は約１：２（
比誘電率を約４とする）が必要となる。
以上説明したように本発明は、チップキャリヤパッケー
ジを用いる半導体装置において、半導体チップの周囲に
少くとも２層の配線層を設けそのうちの１層分を他層に
設定した入力信号線に対するインピーダンス整合用の伝
送線路として用いることにより、入力信号とのインピー
ダンス整合をとることができるので、高周波での多ピン
入出力を有する半導体チップを所望の特性にすることが
できるという効果がある。
ジを用いる半導体装置において、半導体チップの周囲に
少くとも２層の配線層を設けそのうちの１層分を他層に
設定した入力信号線に対するインピーダンス整合用の伝
送線路として用いることにより、入力信号とのインピー
ダンス整合をとることができるので、高周波での多ピン
入出力を有する半導体チップを所望の特性にすることが
できるという効果がある。
第１図（ａ）及び（ｂ）はそれぞれ本発明の第１の実施
例の斜視図及び断面図、第２図（ａ）及び（ｂ）はそれ
ぞれ従来の半導体装置の一例の斜視図及び断面図である
。 １・・・金属基板、２・・・半導体チップ、３．３１・
・・アルミナセラミック基板、４・・・メタライズ層、
５・・・アルミナセラミック基板、６・・・伝送線路、
７・・・入力信号線、８・・・出力信号線、１０・・・
伝送線路、１１・・・入力用パッド、１２・・・出力用
パッド、１３・・・ボンディングワイヤ。 ４メタラ４ヌン？、 ７Ｍイ３′５゛希も、と 止Ｚη
イ之３つりり。 π借しＣボ酌ｆシ、／ｆ入力用パ・ソド、ｌ乙わ力用バ
・、ド、第１ 図
例の斜視図及び断面図、第２図（ａ）及び（ｂ）はそれ
ぞれ従来の半導体装置の一例の斜視図及び断面図である
。 １・・・金属基板、２・・・半導体チップ、３．３１・
・・アルミナセラミック基板、４・・・メタライズ層、
５・・・アルミナセラミック基板、６・・・伝送線路、
７・・・入力信号線、８・・・出力信号線、１０・・・
伝送線路、１１・・・入力用パッド、１２・・・出力用
パッド、１３・・・ボンディングワイヤ。 ４メタラ４ヌン？、 ７Ｍイ３′５゛希も、と 止Ｚη
イ之３つりり。 π借しＣボ酌ｆシ、／ｆ入力用パ・ソド、ｌ乙わ力用バ
・、ド、第１ 図
Claims (1)
- 導電性の基板と、該基板の半導体チップ搭載面の周囲
の前記基板上に積層され少くとも１層がその上面に他層
に形成した信号入力線に対するインピーダンス整合用の
伝送線路を形成する少くとも２層の配線層とを含むこと
を特徴とする半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62078061A JPH0691361B2 (ja) | 1987-03-30 | 1987-03-30 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62078061A JPH0691361B2 (ja) | 1987-03-30 | 1987-03-30 | 半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS63244902A true JPS63244902A (ja) | 1988-10-12 |
| JPH0691361B2 JPH0691361B2 (ja) | 1994-11-14 |
Family
ID=13651339
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP62078061A Expired - Lifetime JPH0691361B2 (ja) | 1987-03-30 | 1987-03-30 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0691361B2 (ja) |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5873138A (ja) * | 1981-10-27 | 1983-05-02 | Toshiba Corp | マイクロ波増幅器 |
-
1987
- 1987-03-30 JP JP62078061A patent/JPH0691361B2/ja not_active Expired - Lifetime
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5873138A (ja) * | 1981-10-27 | 1983-05-02 | Toshiba Corp | マイクロ波増幅器 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0691361B2 (ja) | 1994-11-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5014115A (en) | Coplanar waveguide semiconductor package | |
| US4725878A (en) | Semiconductor device | |
| KR900001273B1 (ko) | 반도체 집적회로 장치 | |
| USRE35869E (en) | Miniature active conversion between microstrip and coplanar wave guide | |
| JPH0321089B2 (ja) | ||
| JPH04137655A (ja) | Ｉｃパッケージ | |
| US6204555B1 (en) | Microwave-frequency hybrid integrated circuit | |
| JPH067551B2 (ja) | 半導体装置 | |
| JPS63244902A (ja) | 半導体装置 | |
| JP2637975B2 (ja) | 半導体装置用パツケージ | |
| JPH02198158A (ja) | 半導体装置 | |
| US6646343B1 (en) | Matched impedance bonding technique in high-speed integrated circuits | |
| JPS6313401A (ja) | 高周波伝送路の接続回路 | |
| JPH0322915Y2 (ja) | ||
| JPH01143502A (ja) | マイクロ波集積回路 | |
| JP2758321B2 (ja) | 回路基板 | |
| JPH01132150A (ja) | 半導体チップのキャリア基板 | |
| JPH071844Y2 (ja) | 集積回路パツケ−ジ | |
| JPH0423827B2 (ja) | ||
| JPH07114217B2 (ja) | テープキャリア方式の半導体装置 | |
| US20040183191A1 (en) | Semiconductor apparatus | |
| JPS6348129Y2 (ja) | ||
| JPS63302531A (ja) | 半導体集積回路装置 | |
| JPH071845Y2 (ja) | 集積回路パツケ−ジ | |
| JPS6045044A (ja) | Ｉｃパツケ−ジ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| EXPY | Cancellation because of completion of term | ||
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071114 Year of fee payment: 13 |