JPS63245902A - 厚膜混成集積回路の回路特性調整方法 - Google Patents
厚膜混成集積回路の回路特性調整方法Info
- Publication number
- JPS63245902A JPS63245902A JP62077417A JP7741787A JPS63245902A JP S63245902 A JPS63245902 A JP S63245902A JP 62077417 A JP62077417 A JP 62077417A JP 7741787 A JP7741787 A JP 7741787A JP S63245902 A JPS63245902 A JP S63245902A
- Authority
- JP
- Japan
- Prior art keywords
- thick film
- adjusting circuit
- circuit characteristics
- integrated circuits
- film hybrid
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Apparatuses And Processes For Manufacturing Resistors (AREA)
- Parts Printed On Printed Circuit Boards (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は厚膜混成集積回路の機能トリミング方法に係り
、特に特性のバラツキ幅の狭い機能トリミング回路に好
適な厚膜混成集積回路の回路特性調整方法に関する。
、特に特性のバラツキ幅の狭い機能トリミング回路に好
適な厚膜混成集積回路の回路特性調整方法に関する。
従来機能トリミングを施す混成集積回路の調整方法につ
いては特公昭５６−１０８４４号に示される様に回路素
子バラツキを考慮し、トリミング設定値を中心に設定し
、トリミング時間を短縮する方法がある。
いては特公昭５６−１０８４４号に示される様に回路素
子バラツキを考慮し、トリミング設定値を中心に設定し
、トリミング時間を短縮する方法がある。
従来技術においては特性値がバラツキ中心値に入ってい
る場合でも、必ず１機能トリミング装置で判定し、取り
出すためトリミング工程を不要にできない欠点があった
。
る場合でも、必ず１機能トリミング装置で判定し、取り
出すためトリミング工程を不要にできない欠点があった
。
本発明の目的はこれらの特性のバラツキを予測し、合理
的な回路特性調整方法を提供することにある。
的な回路特性調整方法を提供することにある。
本発明の特徴はある物理量を調整する電圧を分圧によっ
て得るために集積回路中の電位差のある２点間に接続す
る抵抗に対していずれか一方に接続する抵抗を２本以上
のチップ抵抗を接続する構成とし、該物理量が設定値と
なるような平均的値にしておき、集積回路が完成した後
、特性検査を行ない規格から外れたものについて各選別
ランクに応じて、該チップ抵抗を回路より取りはずして
回路調整をする様にしている。
て得るために集積回路中の電位差のある２点間に接続す
る抵抗に対していずれか一方に接続する抵抗を２本以上
のチップ抵抗を接続する構成とし、該物理量が設定値と
なるような平均的値にしておき、集積回路が完成した後
、特性検査を行ない規格から外れたものについて各選別
ランクに応じて、該チップ抵抗を回路より取りはずして
回路調整をする様にしている。
規格値から特性値が外れたものについてのみ選別し、ラ
ンク分調整を行なうため機能トリミングをなくすことが
出来る。
ンク分調整を行なうため機能トリミングをなくすことが
出来る。
第１図は本発明の一実施例を示す集積回路の一部であり
、ＶＣＣの電位と、零電位との間に抵抗をそれぞれ鳥と
鳥とし、直列に接続する構成とし抵抗式、鳥は厚膜抵抗
で形成し、規定の設定値に抵抗トリミングしておく。そ
して、さらに、抵抗島に抵抗ｒ１ｍ’ｔを並列に接続さ
れる構成とし、チップ抵抗は第２図に示す様な方法で接
続する。すると中点電位Ｖ ｐ ＝＋ Ｖ ｃ ｃ−Ｒ
１／５ｉｒｓ ／Ｒ１＋ （Ｒｐａ／ｒｔ／ｒ＊）で決
まり、中点電位Ｖｐを自由に設定することが出来る。中
点電位Ｖｐの値の変化を小さくするためチップ抵抗の抵
抗値ｒｌ、ｒ＠＞鳥とする。抵抗Ｒ１，Ｒ１、チップ抵
抗の値は、実際、機能トリミングを要する回路の特性値
バラツキを確認して決める必要があり、本実施例の様に
特性のバラツキが第３図になっている場合、中点電位Ｖ
ｐが中心値になる様に抵抗焉、鳥、チップ抵抗ｒ１を決
めておく。
、ＶＣＣの電位と、零電位との間に抵抗をそれぞれ鳥と
鳥とし、直列に接続する構成とし抵抗式、鳥は厚膜抵抗
で形成し、規定の設定値に抵抗トリミングしておく。そ
して、さらに、抵抗島に抵抗ｒ１ｍ’ｔを並列に接続さ
れる構成とし、チップ抵抗は第２図に示す様な方法で接
続する。すると中点電位Ｖ ｐ ＝＋ Ｖ ｃ ｃ−Ｒ
１／５ｉｒｓ ／Ｒ１＋ （Ｒｐａ／ｒｔ／ｒ＊）で決
まり、中点電位Ｖｐを自由に設定することが出来る。中
点電位Ｖｐの値の変化を小さくするためチップ抵抗の抵
抗値ｒｌ、ｒ＠＞鳥とする。抵抗Ｒ１，Ｒ１、チップ抵
抗の値は、実際、機能トリミングを要する回路の特性値
バラツキを確認して決める必要があり、本実施例の様に
特性のバラツキが第３図になっている場合、中点電位Ｖ
ｐが中心値になる様に抵抗焉、鳥、チップ抵抗ｒ１を決
めておく。
電位ｖｐｍｉｎとなりた場合は、チップ抵抗ｒ！を接続
調整し、電位Ｖｍａｘとなった場合はチップ抵抗ｒ１を
回路より取り外すことにより調整する。実際の製造工程
においては、まず、回路が完成した後で、特性検査を行
ない、それぞれ選別しＡ、Ｂ、Ｃと選別しＢのものにつ
いては規格内で良品とし、両端に残ったＢ、Ｃについて
のみ、チップ抵抗の付け、外しで調整することが出来る
。
調整し、電位Ｖｍａｘとなった場合はチップ抵抗ｒ１を
回路より取り外すことにより調整する。実際の製造工程
においては、まず、回路が完成した後で、特性検査を行
ない、それぞれ選別しＡ、Ｂ、Ｃと選別しＢのものにつ
いては規格内で良品とし、両端に残ったＢ、Ｃについて
のみ、チップ抵抗の付け、外しで調整することが出来る
。
この様に本発明による回路調整方法では調整すべき物理
量は、はぼ設定値に近くなっており、規格値からはずれ
たものについてのみ調整するため、従来の様に一度、機
能トリミング装置へかける必要がなく、工程を短縮する
ことが出来、製造コスト低減を図ることが出来る。
量は、はぼ設定値に近くなっており、規格値からはずれ
たものについてのみ調整するため、従来の様に一度、機
能トリミング装置へかける必要がなく、工程を短縮する
ことが出来、製造コスト低減を図ることが出来る。
第１図は本発明の詳細な説明するための回路図、第２図
はそのパターン実施例を示す図、第３図は本実施例に関
係する調整項目に関する電位Ｖｐの調整後の値のばらつ
きを示すグラフである。 １．１′・・・チップ抵抗 第１図 第２図 章３図 −郵 Ｖｐｍａｘ
はそのパターン実施例を示す図、第３図は本実施例に関
係する調整項目に関する電位Ｖｐの調整後の値のばらつ
きを示すグラフである。 １．１′・・・チップ抵抗 第１図 第２図 章３図 −郵 Ｖｐｍａｘ
Claims (1)
- 【特許請求の範囲】 １、電位差のある２点間に少なくとも、２本の膜抵抗を
直列に接続し、該膜抵抗のいずれか一方に、２本以上の
チップ抵抗を並列接続しておき、前記２点間の中点電圧
に依存する物理量を該チップ抵抗体を必要に応じて取り
はずすことにより所定の値に調整することを特徴とした
厚膜混成集積回路の回路特性調整方法。 ２、電位差のある２点と中点の間に接続されるチップ抵
抗体の抵抗値は並列接続される膜抵抗の抵抗値より高く
設定されている特許請求の範囲第１項記載の厚膜混成集
積回路の回路特性調整方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62077417A JPS63245902A (ja) | 1987-04-01 | 1987-04-01 | 厚膜混成集積回路の回路特性調整方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62077417A JPS63245902A (ja) | 1987-04-01 | 1987-04-01 | 厚膜混成集積回路の回路特性調整方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS63245902A true JPS63245902A (ja) | 1988-10-13 |
Family
ID=13633375
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP62077417A Pending JPS63245902A (ja) | 1987-04-01 | 1987-04-01 | 厚膜混成集積回路の回路特性調整方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS63245902A (ja) |
-
1987
- 1987-04-01 JP JP62077417A patent/JPS63245902A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4608530A (en) | Programmable current mirror | |
| US20030154456A1 (en) | Resistor circuit | |
| JPS63245902A (ja) | 厚膜混成集積回路の回路特性調整方法 | |
| US4668903A (en) | Apparatus and method for a temperature compensated reference voltage supply | |
| EP0735451A2 (en) | Adjustable reset threshold for an integrated regulator | |
| DE60121945T2 (de) | Anordnung zur kompensation von temperaturabhängigen schwankungen des oberflächenwiderstands eines widerstands auf einem chip | |
| JPS6290901A (ja) | 角形チツプ抵抗器 | |
| JP2576456B2 (ja) | 磁気センサ | |
| JPH087462Y2 (ja) | 規準電源回路 | |
| JPH0485865A (ja) | 集積回路の製造方法 | |
| JPH08166304A (ja) | 半導体圧力センサ | |
| JPH04137559A (ja) | マスタスライスｌｓｉにおける可変抵抗装置 | |
| JPH0448646A (ja) | 混成厚膜集積回路とその機能調整方法 | |
| JPS62174902A (ja) | 厚膜抵抗体のトリミング方法 | |
| JPS59172207A (ja) | 抵抗トリミング方法 | |
| JPH03136349A (ja) | 集積回路の製造方法 | |
| JPS5810844B2 (ja) | 膜抵抗の機能トリミング方法 | |
| JPS5933801A (ja) | 薄膜抵抗器 | |
| JPS634922B2 (ja) | ||
| JPH0380611A (ja) | ジャイレータ遅延回路装置 | |
| JP2702115B2 (ja) | Ｒｃアクテイブフイルタ回路 | |
| JPS63152207A (ja) | 差動増幅回路の増幅率調整方法 | |
| JPH09229962A (ja) | 加速度センサ回路 | |
| JPS60160101A (ja) | 抵抗およびその製造方法 | |
| JPH01135002A (ja) | 混成ｉｃ閉ループ抵抗トリミング方法 |