JPS63247666A - ロジツクアナライザ - Google Patents

ロジツクアナライザ

Info

Publication number
JPS63247666A
JPS63247666A JP62082105A JP8210587A JPS63247666A JP S63247666 A JPS63247666 A JP S63247666A JP 62082105 A JP62082105 A JP 62082105A JP 8210587 A JP8210587 A JP 8210587A JP S63247666 A JPS63247666 A JP S63247666A
Authority
JP
Japan
Prior art keywords
display
data
information
memory
screen
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP62082105A
Other languages
English (en)
Inventor
Akiyoshi Honma
本間 昭好
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP62082105A priority Critical patent/JPS63247666A/ja
Publication of JPS63247666A publication Critical patent/JPS63247666A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Tests Of Electronic Circuits (AREA)
  • Test And Diagnosis Of Digital Computers (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、たとえばマイクロコンピュータ等のような電
子機器の複数チャンネルのデジタル信号の論理レベルを
そのクロック毎に検出し、時系列的にメモリに格納し解
析する所謂ロジックアナライザに関し、更に詳述すれば
、その解析結果の表示状態を改善したロジックアナライ
ザに関する。
〔従)i術〕
ロジックアナライザは、マイクロコンピュータ等のよう
なデジタル信号を処理する電子機器の複数のチャンネル
それぞれについてデジタル信号の論理レベルをクロック
毎に検出し、時系列的にメモリに記憶し解析する測定装
置である。
第2図は一例として、雑誌「エレクトロニクス(オーム
社)」の第27巻12号の第1177〜1183頁に示
された従来のロジックアナライザの構成を示すブロック
図である。以下まずこのブロック図を参照して従来のロ
ジックアナライザの構成について説明する。
図中で一点破線にて囲繞した部分はロジックアナライザ
を示し、また参照符号10はロジックアナライザにより
その動作履歴が解析される電子IJ31器(以下、解析
対象機器と言う)である。この解析対象#8器10から
は解析対象機器10の動作状態を表すデータとしてアド
レス情報、データ情報、コントロール信号、ステート信
号、エラー情報等の解析対象信号S10がロジックアナ
ライザにより読出される。
図中1はコンパレータであり、解析対象信号510の論
理レベル(ハイレベルまたはローレベル)全所定の闇値
を基準として判定し、比較結果信号S1をサンプリング
回路2及びクロックジェネレータ3へ出力する。サンプ
リング回路2はコンパレーク1の出力信号である比較結
果信号S1をサンプリングして入力データS2を得、こ
れをトリガジェネレータ4及びメモリ回路6へ出力する
。クロックジェネレータ3はコンパレータ1から与えら
れた比較結果信号S1の内の外部クロックに相当する信
号と後述するデータ処理・制御部7から与えられる内部
クロック537a及びクロック設定↑H’ll537b
とを基にクロックS3を生成出力する。このクロックS
3はサンプリング回路2及びi・リガジヱネレーク4に
与えられている。
トリガジェネレータ4は、サンプリング回路2によりサ
ンプリングされた人力データ32.クロックS3及びデ
ータ処理・制御部7から出力されるトリガ・トレース設
定情報347を基に、トリガ及びトレース条件の設定1
判定を行い、この結果、書込み信号S4a及びトレース
ストップ信号S4bをメモリコントロール回路5に出力
する。
メモリコントロール回路5は、上述のトリガジェネレー
タ4から与えられた書込み信号S4aまたはトレースス
トップ信号S4b及びデータ処理・制御部7から与えら
れるトリガストップ・ディレィ情1357等を基に、内
蔵しているアドレスカウンタによりメモリ回路6のアド
レス情E[JS5a、リード/ライト情報S5b等を生
成してメモリ回路6へ出力する。
メモリ回路6は、サンプリング回路2によりサンプリン
グされた入力データS2をアドレス情f’fJs5a。
リード/ライト情報S5b等に従って格納しまたデータ
処理・制御部7ヘメモリデータS6として出力する。
データ処理・制御部7は、メモリ回路6からメモリデー
タS6を読出して加工し、タイミングチャートあるいは
逆アセンブルリスト等の形として解析対象機器10の動
作状態を表す情報をCI’lTディスプレイ9に表示す
る表示制御手段としての機能をも有する。またこのデー
タ処理・制御部7は、メモリデータS6を直接または加
工して図示しない外部装置あるいはフロッピーディスク
等の補助記憶装置等に出力し、更に前述のクロックジェ
ネレータ3.トリガジェネレータ4.メモリコントロー
ル回路5に対してそれぞれクロ・/り設定情報5371
]、  I−リガ・トレース情報S47. I−リガス
トソブ・ディレィ情報357等の設定情報を与える。
なお、図中8は種々の操作キーが配列されたキーボード
であり、制御信号S7をデータ処理・制御部7へ出力す
る。また9は表示装置としてのCRTディスプレイであ
る。
このような構成の従来のロジックアナライザの基本的な
動作について以下に説明する。
なお、一般にロジックアナライザは、解析対象機器のハ
ードウェア的な解析を目的とするロジックタイミングア
ナライザと、解析対象mWのソフトウェアの処理状況を
モニタするロジックステートアナライザとの2種類の機
能に大別されるが、いずれも基本的な構成はほとんど同
様であるため、以下ではロジックステートアナライザと
しての動作説明を行う。
解析対象機器10のアドレス情報、データ情報。
コントロール信号、ステータス信号、エラー情報等の解
析対象信号SIOはコンパレータ1により論理レベル、
即ちハイレベルであるかまたはローレベルであるかの別
が判定され、比較結果信号S1としてサンプリング回路
2に与えられる。
一方、コンパレータ1の出力、即ち比較結果信号S1は
クロックジェネレータ3にも与えられておリ、クロック
ジェネレータ3は比較結果信号Slを予めデータ処理・
制御部7から与えられているクロック設定情報537b
等により設定されているクロック設定条件に基づいて解
析対象&’31器10の内部動作に同期したクロックS
3を生成してサンプリング回路2及びトリガジェネレー
タ4に送出する。
サンプリング回路2は前述の入力データS2をメモリ回
路6に与えると共に、トリガジェネレータ4にも与えて
いる。トリガジェネレータ4は、クロックS3をデータ
処理・制御部7から予め与えられているトリガ・トレー
ス情報347等に基づいて予め設定されている所定の命
令、データ、アドレス等のトリガ・トレース条件と比較
し、書込み信号S4aまたはトレースストップ信号S4
bを生成し、メモリコントロール回路5に与えている。
メモリコントロール回路5は、データ処理・制御部7か
ら予め与えられているトリガストップ・ディレィ情報S
57に基づいて書込みモード及びトリガストップディレ
ィが設定されており、これに従ってメモリコントロール
回路5は書込みクロックが入力される都度、ア1ルスカ
ウンタをインクリメントしてメモリ回路6のアドレス情
IQs5a、リード/ライト情fgssb等を生成し、
メモリ回路6に与える。
メモリ回路6には、サンプリング回路2の出力信号であ
る入力データS2が書込みデータとしてメモリコントロ
ール回路5から与えられるアドレス情報S5a 、リー
ド/ライト情報S5b等に基づいて書込まれる、即ち格
納される。
従って、解析対象機器10の1ステツプの動作状態(ス
テート)それぞれについて、解析対象機器lOから得ら
れた入力データS2がメモリコントロール回路5に設定
されているトレース条件に一致した場合にその情報がメ
モリ回路6に順次書込まれて格納される。この際、入力
データS2はメモリ回路6の書込み開始アドレスから順
次書込まれて行くが、メモリ回路6の容量がこれに書込
まれる入力データS2のNステップで埋まってしまうと
、爾後のN+1ステツプ以降の入力データS2はメモリ
回路6に再度書込み開始アドレスから上書きされる状態
でループ状に格納される。
このようにして、解析対象機器10の内部情報はサンプ
リング回路2からの入力データs2としてメモリ回路6
に無限ループで順次書込まれ、格納されて行く。
ところで、サンプリング回路2からの入力データS2と
してメモリ回路6に順次格納される解析対象機器10の
動作状態を表すデータが、メモリコントロール回路5か
らメモリ回路6にトレースストップ信号−8411とし
て与えられているトレースストップ信号に一致する場合
、メモリコントロール回路回路5はそれ以降はトリガス
トップ・ディレィ情報S57により設定されているディ
レィ数だけメモリ回路6に入力データS2を書込み、以
後は入力データS2のメモリ回路6への書込みを停止す
る。これによりメモリ回路6には、トレースストップか
がけられた時点を基準として時系列的にそれ以後は所定
のディレィ数に相当する量だけ、また以前はメモリ回路
6の容量からディレィ数を差引いた量だけ格納されるこ
とになる。
メモリ回路6に入力データS2の形で格納され、た析対
象機器10の動作状態を表すデータ、即ち解析対象機器
10の内部動作履歴は、データ処理・制御部7がリード
モード設定情報、読出し信号、アドレス情報等をメモリ
コントロール回路5に与えることにより、メモリ回路6
からメモリデータS6として順次読出される。そして、
データ処理・制御部7は読出したメモリデータS6を所
定の手順に従って加工して、たとえばタイミングチャー
トの形で、あるいは逆アセンブルリス1−の形で解析対
象機″l510の動作状態を表す情報としてCI?Tデ
ィスプレイ9に表示する。
第3図は、−例として前述の文献に示されているCRT
ディスプレイの表示内容を示す模式図である。
この例はメモリ回路6内のデータをデータ処理・制御部
7により逆アセンブルすることにより解析対象機器10
の動作履歴を処理プログラムの形に表した所謂具−モニ
ック表示であり、その具体的な表示内容は第3図に示す
CRTディスプレイ9の画面の左側から順に、時系列的
順位を示すロケーション(LOG) 、解析対象機器1
0の各動作ステップのアドレス(ADDRESS) 、
そのステップにおけるオペレーション(OPERATI
ON) 、即ちプログラムの実行命令が解析対象機器1
0の動作単位としての各1ステツプそれぞれについて表
示されており、アドレスの前(画面上で左側)にT゛が
付されている位置がトリガポイント、即ちトリガジェネ
レータ4からトレースストップ信号S4bが出力された
時点を示している。
ところで、このようなCRTディスプレイ9での表示内
容は当然のことながらその表示容量(1画面内に表示可
能な量)が制■されている。このため、画面に表示され
ていない各ロケーションを表示するには画面移動、所謂
スクロールが一般的に使用される。
以下、このCRTディスプレイ9の表示画面のスクロー
ル時の動作について、データ処理・制御部7の表示制御
手段としての処理内容を示す第4図のフローチャートを
参照して説明する。
まずデータ処理・制御部7はCRTディスプレイ9への
表示に際しては、表示ロケーション番号LNを初期設定
した後(ステップ5100)、この初期設定された表示
ロケーション番号LNに対応するデータを先頭として1
画面分のデータをメモリ回路6から読出して逆アセンブ
ル処理し、CRTディスプレイ9に表示する(ステップ
5101)。そして、データ処理・制御部7はキーボー
ド8からの制御信号S7を調べ、この結果画面移動、即
ちスクロールが要求されているか否かの判断を行う (
ステップ5102)。
なおスクロールの指示はキーボード8に配列されている
たとえば上下2方向それぞれを指示するスクロール指示
キーの打1!操作により行われる。
このステップ5102においてスクロール要求がない場
合にはデータ処理・制御部7はステ、プ5107へ処理
を進めて他の処理を実行した後、上述のステップ510
2へ処理を戻す。
一方、スクロール要求があった場合には、その方向が現
在CI?Tディスプレイ9に表示されているロケーショ
ンに対して時系列的にいずれの方向であるかを判定する
(ステップSIO:T) 、この結果、スクロールの要
求方向が現在CRTディスプレイ9に表示されているロ
ケーションより以前の方向である場合には表示ロケーシ
ョン番号LNを1だけデクリメントしくステップ510
4) 、逆に以後の方向である場合には表示ロケーショ
ン番号LNを1だけインクリメントする(ステップ51
05)。この後、データ処理・制御部7はステップ51
06において前述のステップ5101同様に、表示ロケ
ーション番号LNを先頭としてCRTディスプレイ9に
1画面分の表示を行うことにより、10ケ一シヨン分の
スクロールが実行される。
〔発明が解決しようとする問題点〕
このような従来のロジックアナライザでは、上述の如く
、その解析結果の表示をソフトウェア処理により10ケ
ーシヨン、即ち表示装置の画面上での1表示車位ずつ時
系列的に以前または以後の方向へスクロール表示するよ
うにしているため、目的とする解析対象機器10の動作
状態を示す情報が画面に表示されるまでスクロールを継
続する必要があり、これに長時間を要する結果となって
いる。このことは、データが格納されるメモリの容量が
大きくなればなる程、大きな問題となる。
本発明はこのような事情に鑑みてなされたものであり、
ロジックアナライザの表示を、順次的に両面が移動する
スクロール表示ではなく、ジャンプ表示することにより
目的とする情報を直ちに表示することが可能なロジック
アナライザの提供を目的とする。
〔問題点を解決するための手段〕
本発明では、解析結果の表示画面上での表示単位のジャ
ンプ数を指定する手段を備え、これにより指定されたジ
ャンプ数と現在の表示の位置とを基に次に表示すべき位
置を求める手段とを備えている。
〔作用〕
本発明のロジックアナライザでは、指定されたジャンプ
数だけ直ちに画面がジャンプして、目的の情報が表示さ
れる。
〔実施例〕
以下、本発明をその実施例を示す図面に基づいて詳述す
る。
なお以下の実施例では、表示単位を解析対象機器10の
動作状態を表すデータを逆アセンブルした際の1アドレ
スに対応するIロケーションとしている。
また本発明のロジックアナライザはハードウェア構成は
前述の第2図に示した従来のロジックアナライザと全く
同様であるが、ソフトウェア構成によりキーボード8に
はCRTデイスプレイ9に表示される画面のジャンプさ
せるべき表示単位の指定手段としての機能が、またデー
タ処理・制御部7には指定されたジャンプ数を基に次の
表示位置を求める演算手段としての機能がそれぞれ付与
されている。
第1図は本発明に係るロジックアナライザの表示制御手
段としてのデータ処理・制御部7の処理内容を示すフロ
ーチャートである。以下、この第1図のフローチャート
に従って本発明のロジックアナライザの動作について説
明する。
なお、本発明のロジックアナライザでは前述の従来のロ
ジックアナライザと同様な表示処理、即ちCRTデイス
プレイ9の表示画面上で10ケーシヨンずつ画面を順次
スクロールする処理も勿論可能であり、そのための処理
ステップについては前述の第4図のフローチャートと同
一の参照符号を付しである。
まずデータ処理・制御部7はCRTデイスプレイ9への
データの表示に際して、表示ロケーション番号LN及び
ロケーション数で表した移動数Nをそれぞれ初期設定(
ステップ5100.5ilo) した後、この初期設定
された表示ロケーション番号LNに対応するデータを先
頭として1画面分のデータをメモリ回路6から読出して
CRTデイスプレイ9に表示する(ステップ5IOI)
。そして、データ処理・制御部7はキーボード8からの
制御信号S7を調べ、この結果画面移動が要求されてい
るか否かの判断を行う (ステップ5102)。
このステップ5102において画面移動の要求がない場
合にはデータ処理・制御部7はステップ5107へ処理
を進めて他の処理を実行した後、上述のステップ510
2へ処理を戻す。
一方、画面移動の要求があった場合には、それが10ケ
ーシヨンずつの移動、即ちスクロールであるかまたは複
数のロケーションをジャンプする画面の移動であるかを
判断する(ステップ5ill)。
なおスクロールを行うかあるいはジャンプを行うかはキ
ーボード8の所定のキーの打鍵操作により選択され、ま
たジャンプ移動の場合のジャンプすべきロケーション数
の指定はやはりキーボード8の数字キー等の打fl!操
作による。換言すれば、キーボード8はCRTデイスプ
レイ9の表示画面のジャンプ移動の際のジャンプ数を指
定する指定手段として機能する。
ステップ5111にてスクロールが選択された場合には
、前述の従来の場合と全く同様にデータ処理・制御部7
により表示制御が行われる。即ち、次にデータ処理・制
御部7はスクロールの方向が現在CRTディスプレイ9
に表示されているロケーションに対して時系列的にいず
れの方向であるかを判定する(ステップ5103) 、
この結果、スクロールの要求方向が現在CRTディスプ
レイ9に表示されているロケーションより以前の方向で
ある場合には表示ロケーション番号LNを1だけデクリ
メントしくステップ5104) 、逆に以後の方向であ
る場合には表示ロケーション番号LNを1だけインクリ
メントする(ステップ5105)。この後、データ処理
・制御部7は前述のステップ5101同様に表示ロケー
ション番号LNを先頭としてCRTデイスプレイ9に1
画面分を表示することにより、10ケ一シツン分のスク
ロールが実行される。
一方ステップ5111においてジャンプ移動が選択され
た場合には、データ処理・制御部7はジャンプすべきロ
ケーション数が指定されているか否かの判断を行う (
ステップ5112) 、この指定が行われている場合に
は、データ処理・制御部7はそれを移動数Nとして設定
する(ステップ5113) 、なお、ジャンプ数の指定
が行われていない場合にはそれ以前に設定されている移
動数Nがそのまま保持される。
次にデータ処理・制御部7は、ジャンプ表示の方向が現
在表示されているロケーションより時系列的に以前のロ
ケーションであるか否かの判断を行う (ステップ51
14)。なお、この判断はたとえばキーボード8による
ロケーションのジャンプ数の入力に際して°+l 、 
I  I等を付加することとしておけば容易に可能であ
る。
ジャンプ方向が現在より以前の方向である場合、データ
処理・制御部7は、表示ロケーション番号LNから移動
数Nを差引いた値がメモリ回路6に格納されているデー
タの先頭のロケーションを越えたか否かを判定しくステ
ップ5115) 、越えている場合にはジャンプすべき
ロケーションの指定数、即ち移動数Nが過大であること
を知らせる警報を表示する(ステップ5119)。
なお、メモリ回路6内における先頭のロケーションは、
メモリ回路6には無限ループでメモリデータS6が格納
されているので、トリガポイントから設定ディレィ分の
データ数mを越えたm+1に相当している。
ステップ5115で移動数Nがメモリ回路6内での先頭
ロケーションを越えていなかった場合には1、データ処
理・制御部7は表示ロケーション番号(、Nから移動数
Nを差引((ステップ5117)。そしてデータ処理・
制御部7は次にステップ5106の処理、即ち表示ロケ
ーション番号LNを先頭として1画面分のデータをCR
Tディスプレイ9に表示する処理を行う。これにより、
指定されたロケーション数だけ現在の表示ロケーション
より時系列的に以前の方向ヘジャンプしたロケーション
のデータがCI?Tディスプレイ9に表示される。
これに対して、ステップ5114において現在表示され
ているロケーションより時系列的に以後へのジャンプが
選択された場合には、データ処理・制御部7は表示ロケ
ーション番号LNに移動数Nを加えた値がメモリ回路6
に格納されているデータの最終のロケーションを越えた
か否かを判定しくステップ3116) 、越えている場
合には前述のステップ5119にてジャンプすべきロケ
ーションの指定数、即ち移動数Nが過大であることを知
らせる警報を表示する。
ステップ5116で現在表示されているロケーション番
号と移動数Nとの和がメモリ回路6内での最終ロケーシ
ョンを越えていなかった場合には、データ処理・制御部
7は表示ロケーション番号LNに移動数Nを加える(ス
テップ511B) 、そして、データ処理・制御部7は
次に前述のステップ3106の処理、即ち表示ロケーシ
ョン番号LNを先頭として1画面分のデータをCRTデ
ィスプレイ9に表示する処理を行う。これにより、措定
されたロケーション数だけ時系列的に以後の方向ヘジャ
ンブしたロケーションのデータがCI?Tディスプレイ
9に表示される。
従って、指定手段としてのキーボード8によりロケーシ
ョンのジャンプ数を指定すれば、指定されたロケーショ
ン数だけ現在の表示ロケーションから時系列的に以前の
方向または以後の方向ヘジャンブしたロケーションのデ
ータがCRTディスプレイ9に表示される。
また、指定されたジャンプ数が過大である場合、即ちメ
モリ回路6に格納されている範囲を越える場合には、そ
の旨の表示がなされる。
なお、上記実施例ではジャンプすべきロケーション数を
キー操作により任意に指定する構成としているが、たと
えばジャンプ措定を行った場合に1両面分のロケーショ
ンが移動数Nとして自動的に指定される構成、あるいは
ジャンプすべきロケーション数を画面単位で指定する構
成等も可能であることは言うまでもない。
また、上記実施例では解析対象機器10の1アドレスの
動作に対応するロケーションを1表示車位としているが
、これに限るものではなく、他にたとえばタイミングア
ナライザの場合であれば各1クロツクを1表示車位とす
ること等も勿論可能である。
更に、上記実施例ではソフトウェアのループ処理により
表示を実行する構成としているが、割込み処理によって
も全く同様な結果が得られることは言うまでもない。
以上のように本発明によれば、ロジックアナライザの表
示に際して、任意の表示単位数をジャンプさせた表示が
可能になるので、目的とする情報を迅速に表示させるこ
とが可能になり、処理時間の短縮が図れる。
【図面の簡単な説明】
第1図は本発明のロジックアナライザの表示装置への表
示処理の内容を示すフローチャート、第2図は従来及び
本発明のロジックアナライザのハードウェア構成を示す
ブロック図、第3図は従来のロジックアナライザの表示
装置への表示処理の内容を示すフローチャート、第4図
はその表示画面の一例を示す模式図である。 7・・・データ処理・制御部  8・・・キーボード9
・・・CRTディスプレイ なお、各図中同一符号は同−又は相当部分を示す。

Claims (1)

  1. 【特許請求の範囲】 1、解析対象の機器から得られたその動作状態を表すデ
    ータを時系列的に格納するメモリと、該メモリに格納さ
    れたデータを加工して機器の動作状態を表す情報として
    表示装置に表示する表示制御手段とを備えたロジックア
    ナライザにおいて、 前記表示装置に現在表示されている情報と次に表示すべ
    き情報との間の画面上での表示単位にて表した移動量を
    指定する指定手段と、該指定手段にて指定された移動量
    と前記表示装置に現在表示されている先頭の情報に対応
    するデータの前記メモリ上での位置とを基に、次に表示
    すべき情報に対応するデータの前記メモリ上での位置を
    求める演算手段とを備え、 該演算手段により求められた位置から時系列において後
    のデータを表示すべくなしたことを特徴とするロジック
    アナライザ。
JP62082105A 1987-04-02 1987-04-02 ロジツクアナライザ Pending JPS63247666A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP62082105A JPS63247666A (ja) 1987-04-02 1987-04-02 ロジツクアナライザ

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP62082105A JPS63247666A (ja) 1987-04-02 1987-04-02 ロジツクアナライザ

Publications (1)

Publication Number Publication Date
JPS63247666A true JPS63247666A (ja) 1988-10-14

Family

ID=13765131

Family Applications (1)

Application Number Title Priority Date Filing Date
JP62082105A Pending JPS63247666A (ja) 1987-04-02 1987-04-02 ロジツクアナライザ

Country Status (1)

Country Link
JP (1) JPS63247666A (ja)

Similar Documents

Publication Publication Date Title
JPS5922265B2 (ja) デ−タ処理方法及び装置
JPH0475449B2 (ja)
US4730314A (en) Logic analyzer
KR900002949B1 (ko) 데이터 처리 장치의 표시 데이타 출력 제어장치
JPS63247667A (ja) ロジツクアナライザ
EP0498453B1 (en) Programmable controller with independent display
JPS62255883A (ja) ロジツクアナライザ
JPH04344468A (ja) ロジックアナライザ
JPH0424564A (ja) ロジックアナライザ
JPH1185258A (ja) プロセスデータ収集方法
JPH0475147A (ja) 情報処理システムにおける時間監視装置
JPH05119811A (ja) プログラマブルコントローラ
CN117549345A (zh) 机械手故障数据记录方法、装置、设备及可读存储介质
JPH0444767B2 (ja)
JP3210171B2 (ja) データ処理装置
JP4878940B2 (ja) データ処理装置およびデータ処理方法
JPS6129956A (ja) メモリ制御装置
JPS61289426A (ja) プログラム制御式高機能形コンソ−ル装置
JPH04222019A (ja) 記憶装置
JPS5829057A (ja) レジスタのトレ−ス装置
JPH0424565A (ja) ロジックアナライザ
JPS63193260A (ja) 疎結合マルチプロセツサシステムのホストプロセツサ監視方式
JPS63204444A (ja) デ−タ処理システム
JPH10240339A (ja) プラント監視システム
JPH1165883A (ja) デバッグ機能内蔵マイクロプロセッサ