JPS63250101A - サ−ミスタ - Google Patents
サ−ミスタInfo
- Publication number
- JPS63250101A JPS63250101A JP8502587A JP8502587A JPS63250101A JP S63250101 A JPS63250101 A JP S63250101A JP 8502587 A JP8502587 A JP 8502587A JP 8502587 A JP8502587 A JP 8502587A JP S63250101 A JPS63250101 A JP S63250101A
- Authority
- JP
- Japan
- Prior art keywords
- film
- electrodes
- ion
- thermistor
- insulating film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Thermistors And Varistors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
本発明はサーミスタ、特に薄膜サーミスタに関するもの
である。
である。
従来の技術
従来、広く使用されているサーミスタの多くは、鉄、ニ
ッケル、マンガンなどの酸化物や塩化物を焼結し、それ
を所定の形状に加工したものである。
ッケル、マンガンなどの酸化物や塩化物を焼結し、それ
を所定の形状に加工したものである。
近年、薄膜化技術の進展に伴い、サーミスタについても
薄膜化されて来ている。
薄膜化されて来ている。
この薄膜サーミスタは、第３図に示すように、セラミッ
ク基板３１を支持基板とし、この上に厚膜ペーストを用
いて金−白金電極３２．３３を形成し、さらにこれら電
極３２．３３間にスパッタ蒸着法によってシリコンカー
バイド膜３４を形成しているものである。
ク基板３１を支持基板とし、この上に厚膜ペーストを用
いて金−白金電極３２．３３を形成し、さらにこれら電
極３２．３３間にスパッタ蒸着法によってシリコンカー
バイド膜３４を形成しているものである。
このサーミスタにおいては、温度の上昇に伴ってシリコ
ンカーバイド膜３４の抵抗が指数関数的に低下する。
ンカーバイド膜３４の抵抗が指数関数的に低下する。
発明が解決しようとする問題点
このような構造の薄膜サーミスタでは、支持基板として
使用されるセラミック基板が半導体製造技術による組立
工程に適しないために、量産性があまりよくない。
使用されるセラミック基板が半導体製造技術による組立
工程に適しないために、量産性があまりよくない。
本発明はこの問題を解決した、量産に適した構造の薄膜
サーミスタを提供することを目的とする。
サーミスタを提供することを目的とする。
問題点を解決するための手段
本発明のサーミスタは、半導体基板上に絶縁膜と、イオ
ン注入層を有する多結晶シリコン膜とが積層され、さら
にこの多結晶シリコン膜のイオン注入層上に電極を設け
、これら電極間にシリコンカーバイド膜が形成されてい
るものである。また、半導体基板上の絶縁膜の表面に沿
ってにイオン注入層が形成され、さらにこのイオン注入
層上に電極を設けられるとともに、これら電極間にシリ
コンカーバイド膜が形成されているものである。
ン注入層を有する多結晶シリコン膜とが積層され、さら
にこの多結晶シリコン膜のイオン注入層上に電極を設け
、これら電極間にシリコンカーバイド膜が形成されてい
るものである。また、半導体基板上の絶縁膜の表面に沿
ってにイオン注入層が形成され、さらにこのイオン注入
層上に電極を設けられるとともに、これら電極間にシリ
コンカーバイド膜が形成されているものである。
作用
この構成によって、シリコンカーバイド膜と電極とが、
多結晶シリコン膜または絶縁膜にイオン注入されて形成
されたイオン注入層によって、確実に電気的に接続され
、信頼性が高く、安定したサーミスタ特性が得られる。
多結晶シリコン膜または絶縁膜にイオン注入されて形成
されたイオン注入層によって、確実に電気的に接続され
、信頼性が高く、安定したサーミスタ特性が得られる。
また、半導体製造技術をそのまま利用して製造できるの
で、その量産に適している。
で、その量産に適している。
実施例
以下本発明の薄膜サーミスタの一実施例について、図面
を参照しながら説明する。
を参照しながら説明する。
第１図（ａ）はこの実施例の斜視図、同図（ｂ）はその
断面図である。
断面図である。
第１図において、１はシリコンなどからなる半導体基板
、２は絶縁膜で、シリコン酸化物やシリコン窒化物など
の絶縁物で構成されている。
、２は絶縁膜で、シリコン酸化物やシリコン窒化物など
の絶縁物で構成されている。
３．４は多結晶シリコン膜で、絶縁膜２上にスパッタリ
ング法などで形成され、さらにその上面側から後述のよ
うなオーミック接触を得るために燐などがイオン注入法
で注入されて、イオン注入層が形成されている。５，６
は電極で、多結晶シリコン膜３，４上（ミ形成されてい
る。
ング法などで形成され、さらにその上面側から後述のよ
うなオーミック接触を得るために燐などがイオン注入法
で注入されて、イオン注入層が形成されている。５，６
は電極で、多結晶シリコン膜３，４上（ミ形成されてい
る。
これら多結晶シリコンｌｌ！３．４および電極５゜６は
それぞれフォトエツチング法で選択的に除去され、櫛形
パターンとされたものである。なお、多結晶シリコン膜
３，４の櫛形パターンは電極５゜６のそれより若干大き
めに形成されている。電極材料としてはチタン−白金合
金やチタン−金合金。
それぞれフォトエツチング法で選択的に除去され、櫛形
パターンとされたものである。なお、多結晶シリコン膜
３，４の櫛形パターンは電極５゜６のそれより若干大き
めに形成されている。電極材料としてはチタン−白金合
金やチタン−金合金。
クロム−白金合金、クロム−金合金などが使用される。
７はシリコンカーバイド膜で、電極５，６間に形成され
て、電極５，６に接触するとともに、多結晶シリコン膜
３，４にも、前述したようにその平面形状が電極５，６
のそれよりも大きいので、直接に接触しており、その接
触状態はオーム性・である。
て、電極５，６に接触するとともに、多結晶シリコン膜
３，４にも、前述したようにその平面形状が電極５，６
のそれよりも大きいので、直接に接触しており、その接
触状態はオーム性・である。
これら構成要素は、第１図（ｂ）に示すように、絶縁膜
８で覆われ、保護されている。
８で覆われ、保護されている。
第２図は本発明の他の実施例の断面図で、第１図に示し
た実施例と対応する部分には同じ符号を付して、いる。
た実施例と対応する部分には同じ符号を付して、いる。
この実施例においては、多結晶シリコン膜に代えて絶縁
膜２に燐などを電極５，６の平面形状とほぼ同じで、そ
れよりも若干大きい平面形状とし、シリコンカーバイド
膜７がイオン注入層９，１０にもオーミック接触するよ
う、選択的にイオン注入し、これによって形成されたイ
オン注入層上に。
膜２に燐などを電極５，６の平面形状とほぼ同じで、そ
れよりも若干大きい平面形状とし、シリコンカーバイド
膜７がイオン注入層９，１０にもオーミック接触するよ
う、選択的にイオン注入し、これによって形成されたイ
オン注入層上に。
電極５．６を設けたものである。
このように、シリコンカーバイド膜７が多結晶シリコン
膜３，４または絶縁膜２のイオン注入層に対して電極５
，６近傍で直接にオーミック接触しているので、その電
気的な接続の信頼性が高く、安定したサーミスタ特性を
得ることができる。また、構造的にも、支持基板として
半導体基板を使用し、構成要素も半導体製造技術をその
まま利用して形成できるものであるので、その量産性が
非常に高いものである。
膜３，４または絶縁膜２のイオン注入層に対して電極５
，６近傍で直接にオーミック接触しているので、その電
気的な接続の信頼性が高く、安定したサーミスタ特性を
得ることができる。また、構造的にも、支持基板として
半導体基板を使用し、構成要素も半導体製造技術をその
まま利用して形成できるものであるので、その量産性が
非常に高いものである。
発明の効果
本発明によれば、半導体基板上に電極、シリコンカーバ
イド膜、およびオーミック接触を得るためのイオン注入
層を設けることで、信頼性が高く、安定した特性で、量
産性のよいサーミスタを提供することができる。
イド膜、およびオーミック接触を得るためのイオン注入
層を設けることで、信頼性が高く、安定した特性で、量
産性のよいサーミスタを提供することができる。
第１図（ａ）は本発明にかかるサーミスタの一実施例の
斜視図、同図（ｂ）はその断面図、第２図は同じく他の
実施例の断面図、第３図は従来の薄膜サーミスタの一例
の斜視図である。 １・・・・・・半導体基板、２・・・・・・絶縁膜、３
，４・・・・・・イオン注入された多結晶シリコン膜、
５，６・・・・・・電極、７・・・・・・シリコンカー
バイド膜、９，１０・・・・・・イオン注入層。 代理人の氏名 弁理士 中尾敏男 ほか１名１−−−−
ｆ−算体某抜 ２ ”−！ｌ！ 縁 厚 ３．４ − イオン圧入ざ刺た汐鮪晶 （Ｑ） ７パ° シリコン刀−バイド膜（ｂン
斜視図、同図（ｂ）はその断面図、第２図は同じく他の
実施例の断面図、第３図は従来の薄膜サーミスタの一例
の斜視図である。 １・・・・・・半導体基板、２・・・・・・絶縁膜、３
，４・・・・・・イオン注入された多結晶シリコン膜、
５，６・・・・・・電極、７・・・・・・シリコンカー
バイド膜、９，１０・・・・・・イオン注入層。 代理人の氏名 弁理士 中尾敏男 ほか１名１−−−−
ｆ−算体某抜 ２ ”−！ｌ！ 縁 厚 ３．４ − イオン圧入ざ刺た汐鮪晶 （Ｑ） ７パ° シリコン刀−バイド膜（ｂン
Claims (6)
- （１）半導体基板と、前記半導体基板上に形成されてい
る絶縁膜と、前記絶縁膜上に形成されている、イオン注
入層を有する多結晶シリコン膜と、前記多結晶シリコン
膜の前記イオン注入層上に形成されている一対の電極と
、前記一対の電極間に形成されているシリコンカーバイ
ド膜とを具備することを特徴とするサーミスタ。 - （２）イオン注入層の平面形状が電極の平面形状より大
きいことを特徴とする特許請求の範囲第１項記載のサー
ミスタ。 - （３）シリコンカーバイド膜が多結晶シリコン膜のイオ
ン注入層と電極とに接していることを特徴とする特許請
求の範囲第１項記載のサーミスタ。 - （４）半導体基板と、前記半導体基板上に形成されてい
る絶縁膜と、前記絶縁膜の表面に沿って形成されている
イオン注入層と、前記イオン注入層上に形成されている
一対の電極と、前記一対の電極間に形成されているシリ
コンカーバイド膜とを具備することを特徴とするサーミ
スタ。 - （５）イオン注入層の平面形状が電極の平面形状より大
きいことを特徴とする特許請求の範囲第４項記載のサー
ミスタ。 - （６）シリコンカーバイド膜が絶縁膜内のイオン注入層
と電極とに接していることを特徴とする特許請求の範囲
第４項記載のサーミスタ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8502587A JPS63250101A (ja) | 1987-04-07 | 1987-04-07 | サ−ミスタ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8502587A JPS63250101A (ja) | 1987-04-07 | 1987-04-07 | サ−ミスタ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS63250101A true JPS63250101A (ja) | 1988-10-18 |
Family
ID=13847183
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP8502587A Pending JPS63250101A (ja) | 1987-04-07 | 1987-04-07 | サ−ミスタ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS63250101A (ja) |
-
1987
- 1987-04-07 JP JP8502587A patent/JPS63250101A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6368734B1 (en) | NTC thermistors and NTC thermistor chips | |
| US4528582A (en) | Interconnection structure for polycrystalline silicon resistor and methods of making same | |
| JPS61134072A (ja) | Ｍｏｓ型ｆｅｔのゲ−ト構造 | |
| JPS63250101A (ja) | サ−ミスタ | |
| JPS59143358A (ja) | 半導体薄膜抵抗素子 | |
| JPH07176402A (ja) | 角形チップ固定抵抗器 | |
| JP3557762B2 (ja) | 多連チップ抵抗器およびそれを実装する実装基板 | |
| JPH04243173A (ja) | 電歪効果素子 | |
| JPS63263702A (ja) | 白金薄膜温度センサの製造方法 | |
| JPS60145612A (ja) | 半導体装置の製造方法 | |
| JPH07273295A (ja) | マイクロデバイスの電極形成方法 | |
| JPH01256163A (ja) | 抵抗体 | |
| JPH01108706A (ja) | 薄膜抵抗素子の製造方法 | |
| JPS5952740A (ja) | ガス検知素子 | |
| JPS63169058A (ja) | 薄膜集積回路 | |
| JPS58140136A (ja) | 半導体装置の製造方法 | |
| JPS6118350B2 (ja) | ||
| JPH06302464A (ja) | チップ形シリコンコンデンサ | |
| JPS61207087A (ja) | 圧電装置の製造方法 | |
| JPS6110971B2 (ja) | ||
| JPH01208882A (ja) | 半導体磁気抵抗素子 | |
| JPS6262502A (ja) | 薄膜白金温度センサの製造方法 | |
| JPH01108705A (ja) | 薄膜抵抗素子 | |
| JPS6027159A (ja) | 薄膜非線形抵抗素子の製造方法 | |
| JPH07169602A (ja) | 正特性サーミスタ装置及びその製造方法 |