JPS63268015A - コンピユ−タ−のための電源及び駆動回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〈産業上の利用分野〉 本発明は複数の発振回路を有するマイクロコンピュータ
−に関する。

〈従来技術〉 従来マイクロコンピュータ−における処理に際してその
消費電力を極少のものになすため、マイクロコンピュー
タ−のＣＰＵがデーター処理等の高速処理を実行中には
ＣＰＵに対して高電圧を印加し、かつ高周波数で駆動し
、入力状態検知等のさほど高速処理が必要としない状態
ではＣＰＵに対して低電圧を印加しておき、かつ低周波
数で駆動することにて低速処理時の消費電力を減少させ
たものが、例えば特開昭６０−２０７９１６号公報にて
提案されている。

しかしながら、該従来装置では周波数を低周波数とする
ために、高周波数の発振器からの出力をマイクロコンピ
ュータ−内蔵の分周器にて分周して低周波数信号を形成
しており、低周波数駆動に際しても発振器自体は高周波
数作動しており、このため、発振器自体に印加される電
圧としては低速処理時でも高速処理時と同様に高い電圧
を供給し続ける必要があり、この発振器における電力消
費が低速処理時でも大となる欠点がある。

一方、近年、低周波と高周波の出力を発生する複数の発
振器を有するマイクロコンピュータ−が提案され、この
コンピューターではその作動電圧として低周波数駆動時
（例えば３２ＫＨ２）で作動するときは低電圧（例えば
３Ｖ）から高電圧（例えば５Ｖ）までの範囲で動作が可
能であり、又高周波駆動時（例えば８　Ｍ　Ｈｚ　）で
は高電圧にて駆動させる様構成されている。

よって、該型式のコンピューターにおいては、低速処理
時には低周波数の信号を出力する発振器を選択し、かつ
低電圧で発振器を駆動することが出来、低速処理時にお
ける発振器での電力消費を減少出来る。

しかしながら、該型式のコンピューターではリセット時
全ての発振器を作動状態に置き、かつリセット解除後に
はモードを高周波駆動モードへ移行する様構成されてお
り、リセット時及びリセット解除後は高周波数の発振器
が作動状態に保持され高電圧が発振器に印加される構成
となっており、駆動初期から低電圧にて低周波数駆動が
出来ないものであった。

く目　的〉 本発明は前記従来例を改善し、リセット時、低い周波数
の発振回路のみを作動させ、リセット解除後も低い周波
数でマイクロコンピュータ−を作動させるとともに低い
電圧でマイクロコンピュータ−を作動させる、リセット
時の消費電流を少な（することを可能になしたコンピュ
ーターを提供せんとするものである。

〈実施例〉 第１図は、本発明のコンピューターの一実施例を示す回
路図である。図において１〜１１はマイクロコンピュー
タ−Ａを構成する回路部である。１はＤ型フリップフロ
ップ（以下ＤＦ／Ｆと略す）で、その出力は後述する２
１の電源回路に接続されている。２，３はＤＦ／Ｆで、
その出力はそれぞれナントゲート５，６の入力端子に接
続されている。

４はＤＦ／Ｆで、その出力は７のシステムクロック選択
回路のセレクト端子に接続されている。

５．６はナントゲートで、その入力端子と出力端子には
、各々後述する２２及び２３の水晶発振子が接続され発
振回路を構成しておりＤＦ／Ｆ２，３の出力で各々の発
振回路のオン、オフが制御されている。

７はシステムクロックの選択回路でＤＦ／Ｆ４の出力に
応じてナントゲート５、またはナントゲート６の出力が
選択されシステムクロックとして出力される。

８はマイクロコンピュータ−Ａの回路を初期状態にする
リセット回路、９はＣＰＵ、１０はＲＯＭ。

１１はＲＡＭであり、それぞれデータバス及びアドレス
バスを介してＣＰＵ９と連絡している。

２０は電源である電池、２１はＤＣ／ＤＣコンバーター
を内蔵し入力ＣＮＴが“ハイ”レベルのとき、マイクロ
コンピュータ−Ａに低電圧（例えば電池電圧である３Ｖ
）を供給し、入力ＣＮＴが“ロウ”レベルのとき高電圧
（例えば５Ｖ）を供給する電源回路である。

水晶発振子２２は低周波（例えば３２ＫＨｚ）の発振子
で、水晶発振子２３は高周波（例えば８　Ｍ　Ｈｚ　）
の発振子ある。Ｃはコンデンサー、Ｒは抵抗テ、これら
はリセット回路８への入力に遅延をあたえる遅延回路を
構成するものである。Ｄはダイオードで、該ダイオード
Ｄは電池２ｏをはずした時Ｃのコンデンサーに蓄えられ
た電荷を早く放電するためのものである。

次に上記構成に係る本発明の動作について説明する。

電池２０がセットされた初期時点では電源回路２１のＤ
Ｃ／ＤＣコンバーターが不作動であるため、電源回路２
１は電池２０の電圧をそのまま出力しマイクロコンピュ
ータ−Ａの電源端子ＶＣＣに電池電圧を供給する。

一方、コンデンサー〇は抵抗Ｒを介して電池２゜で充電
される。コンデンサー〇の電圧が所定の電圧以下である
と、これに接続されたリセット回路８は“ハイ”レベル
を出力しており、“ハイ”レベルがＤＦ／Ｆｌ〜４のセ
ット及びリセット端子Ｓ及びＲに入力し、リセット回路
８に接続されたＤＦ／Ｆｌ、２はセットされ出力Ｑに“
ハイ”レベルを出力する。又ＤＦ／Ｆ３，４はリセット
され出力Ｑに“ロウ”レベルを出力する。

またＣＰＵ９もリセット人力Ｒに“ハイ”レベルが人力
するのでリセットされ出力Ｃｏ−Ｃ５、Ｄｏ〜Ｄ３を“
ロウ”レベルにする。又、上記の如＜ＤＦ／Ｆｌの出力
は“ハイ”レベルになされているので、出力端子ＰＯに
接続された電源回路２１の入力ＣＮＴが“ハイ”レベル
となり、ＤＣ／ＤＣコンバーターは作動せず電池電圧の
低電圧（３ｖ）を出力する。

更にＤＦ／Ｆ２の出力が“ハイ”レベル、ＦＦ／３の出
力が“ロウ”レベルであるのでナントゲート５がイネー
ブル、ナントゲート６がディスエーブルとなり、ナント
ゲート５に接続された３２ＫＨｚの水晶発振子２２が発
振を行い、ナントゲート６に接続された８　Ｍ　Ｈｚの
水晶発振子２３は発振を停止している。

又、Ｄ／ＦＦ４の出力が“ロウ”レベルであるのでクロ
ック選択回路７は入力φ１を選択しナントゲート５の出
力である３ＫＨｚを選択しているが、リセット人力Ｒに
はリセット回路８からの“ハイ”レベルが印加されてい
るのでこの状態ではシステムクロックの出力が禁止され
ている。

上記の状態からコンデンサー〇の充電が進み、その電圧
が所定の電圧に達するとリセット回路８のリセット状態
が解除される。又該リセット回路８はカウンターを内蔵
しており、リセット状態が解除されるとカウント動作を
開始する。上記の如く、この時水晶発振子２２は発振状
態となり、ナントゲート５から発振パルスが出力されて
いるので、リセット回路８はリセット解除後、該パルス
を所定数（例えば２５６パルス）計数し、その出力を“
ハイ”レベルから“ロウ”レベルへ移行させる。よって
クロック選択回路７のリセットが解除され入力φ１へ供
給されているナントゲート５からの低周波数信号をＣＰ
Ｕ９へのシステムクロックとしてＣＰＵ９に伝える。ま
た同時にＣＰＵ９のリセット人力Ｒへも“ロウ”レベル
が印加されるのでＣＰＵ９は作動可能となり、上記低周
波の数システムクロックにてコンピューターは作動する
。

この様にして、該実施例にあっては、コンピューターが
リセット後には低周波数かつ低電圧駆動がなされる。

次に高速処理時の動作につき説明する。高速処理にあっ
てはＣＰＵ９の出力り。に“ロウ”レベルを出力すると
共に出力Ｃ８にラッチパルスが出力される。尚、この高
速処理への移行は、不図示の外部操作部材の操作によっ
てＲＯＭｌ０内のプログラム処理にて実行されたり、又
はプログラム処理によるシーケンス中にプログラムに従
って高速処理へ移行されたりするものである。

上記のＣＦＩ０９の出力り。からの“ロウ”レベル及び
出力Ｃ８からのラッチパルスはＤＦ／Ｆｌに供給される
ので、ＤＦ／ＦｌのＱ出力は“ロウ”レベルへ移行し、
電源回路２１は該“ロウ“レベルに応答して内部のＤＣ
／ＤＣコンバーターを作動させる。

これにて電源回路２１からの出力は電池２０を昇圧した
高電圧（５ｖ）が出力されコンピューターＡの電源端子
ＶＣＣに該高電圧が供給される。

又電源回路２１は高電圧作動中は信号ＶＨ（“ハイ“レ
ベル）を出力する様構成されており、このｖｏ倍信号端
子Ｐ１を介してコンピューターＡに入力され、コンピュ
ーターＡは該ｖＨ倍信号応答してＣＰＵ９の出力Ｄ２か
ら“ハイ“レベルを、又出力Ｃ２からラッチパルスが出
力されＤＦ／Ｆ３はＱ出力を“ハイ”レベルとなす。こ
れにてナントゲート６がイネーブルとなり、発振子２３
が発振を開始してナントゲート６から８　Ｍ　Ｈｚの高
周波信号が出力される。

又、ＣＰＵ９は上記ＤＦ／Ｆ３のＱ出力を“ハイ”レベ
ルとした後、発振子の発振が安定するまで（例えばＬ　
ＯＯｍ　ｓ　）待った後に出力Ｄ３に“ハイ”レベルを
、又出力Ｃ３にラッチパルスを出力し、ＤＦ／Ｆ４のＱ
出力を“ハイ”レベルとなす。該ＤＦ／Ｆ４のＱ出力（
“ハイ”レベル）に応答してクロック選択回路７は入力
φ２を選択するため、ナントゲート６からの高周波数信
号がシステムクロックとして供給されることとなり、こ
れにて高速処理時は高電圧、高周波数駆動がなされる。

又、高速処理から低速処理へ移行させるためにはＣＰＵ
９の出力り。から“ハイ”レベルを、又Ｃｏからラッチ
パルスを出力しＤＦ／ＦｌのＱ出力を“ハイ”レベルと
なすと共にＣＰＵ９の出力Ｄ２から“ロウ”レベルを、
又Ｃ２からラッチパルスを出力し、更に出力Ｄ３から“
ロウ”レベルをＣ３からラッチパルスを出力して発振子
２３を不作動とした上選択回路７にて入力φ１を選択さ
せることで低電圧、低周波数駆動状態となる。

尚、上記リセット動作は電源電池をセットした場合の他
に電池２０に対して給電スイッチを設け、該スイッチの
オンにて上記リセット動作を行う様にしても良く、この
場合は電源投入ごとに低周波数、低電圧駆動から動作が
開始することとなる。

又、実施例ではリセット中に発振子２２を作動状態とな
し、発振子２３を不作動状態にしているが、リセット中
、両発振子を不作動となし、リセット解除にて発振子２
２のみを作動状態となしても良い。

又、本実施例では発振子に水晶発振子を用いているが、
これに限定するものでな（、セラミック発振子、ＣＲ発
振子等を用いても良い、また、パルスを出力する発振器
を接続してもよい。

く効果〉 以上説明したように、本発明では低周波、高周波、複数
の発振回路を有するマイクロコンピュータ−に於いて、
リセット後のシステム動作クロックを低い周波数にする
ことにより、始めから高い電圧をマイクロコンピュータ
−に与える必要がなくなり、またリセット時、高い周波
数の発振回路を作動させないことにより消費電流を少な
くすることが可能となった。

このため、電池を用いた機器であるカメラ、ポータプル
ワードプロセッサー、電卓等において、電池をいれたと
きマイクロコンピュータ−に高い電圧を与える必要がな
く、高速の処理を行う必要があるときのみ、例えばＤＣ
／ＤＣコンバーターを作動させ高い電圧をマイクロコン
ピュータ−にあたえればよいので、このマイクロコンピ
ュータ−を用いたシステムの構成を簡単にすることも可
能となった。

【図面の簡単な説明】

第１図は本発明に係るコンピューターの一実施例を示す
回路図である。 １〜４・・・Ｄ型フリップフロップ ５．６・・・ナントゲート ７・・・クロック選択回路 ８・・・リセット回路 ９・・・ＣＰＵ ２０・・・電源回路 ２２、　２３・・・水晶発振子

Claims (1)

【特許請求の範囲】
1. 　低周波数のクロツクパルスを出力する第１の発振回路
   と、高周波数のクロツクパルスを出力する第２の発振回
   路と、第１又は第２の発振回路のクロツクパルスを動作
   クロツクとして選択する選択回路と高電圧又は低電圧を
   作動電圧として供給する電源回路を備え、高低クロツク
   パルスと高低電圧を選択して高速又は低速での処理動作
   を行うコンピユーターのための電源及び駆動回路におい
   て、前記選択回路にて第１の発振回路からのクロツクパ
   ルスが動作クロツクとして選択されている時に前記第２
   の発振回路を不作動となす制御回路を設け、該制御回路
   及び前記電源回路をコンピユーターをリセツト状態にす
   るリセツト回路に応答させリセツト回路によるリセツト
   解除後の初期動作中、前記制御回路を作動状態となすと
   ともに前記電源回路から低電圧を出力させたことを特徴
   とするコンピユーターのための電源及び駆動回路。