JPS63256003A

JPS63256003A - 発振装置

Info

Publication number: JPS63256003A
Application number: JP9145487A
Authority: JP
Inventors: Yuji Eiki; 栄木　裕二
Original assignee: Canon Inc
Current assignee: Canon Inc
Priority date: 1987-04-13
Filing date: 1987-04-13
Publication date: 1988-10-24
Anticipated expiration: 2011-09-04
Also published as: JP2531673B2

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】〔産業上の利用分野〕本発明は発振装置とくに低消費電力を要求される発振装
置に関するものである。

〔従来の技術〕

従来、この種の装置は第５図に示すように構成されてい
た。これらの回路は通常低消費電力を実現するために全
てＣ−ＭＯＳ回路で構成されるがＣ−ＭＯＳの回路では
消費電流は回路の動作周波数に比例するため、（ａ）で
は電力の大部分は回路中高速で動く部分、すなわち、発
振器１０１及び分周器１０２の初めの数段で消費されて
おり、この部分も含んで時計部１０３を含む全回路が電
池電圧で駆動されている（ａ）は消費電力が大きくなる
という欠点があった。

また、同図（ｂ）は（ａ）の欠点を補うために考案され
たものであって、（ａ）で電力の大部分を消費している
発振器１０１及び分周器の初めの数段１０２を、降圧回
路１０５で発生させた低電圧で駆動することによって消
費電力を減少させようとするものである。

ここで用いられている降圧回路１０５は発振器出力によ
って得られるクロックからつくりだされるタイミングに
従ってコンデンサをスイッチングさせて低電圧を発生さ
せるもので、いわゆるチャージポンプ回路と呼ばれるも
のである。従って、発振停止検出回路１０７により発振
開始のために発振停止を検出し、発振停止時には電池電
圧そのものを発振器に与えてやるようにする切替え回路
１１０が必要であった。

〔発明が解決しようとしている問題点〕しかしながら、
従来の発振装置では発振停止検出回路１０７としてＣＲ
による時定回路を用いていたため大きな値のＲやＣが必
要で、これらはＩＣの中には作りにくく、外付は部品と
なってしまうか、またあるいは仮にＩＣ内部に集積でき
たとしてもチップ内で大面積を要する上、ＣＲの充放電
にも電流を消費するという欠点があった。

本発明は、かかる欠点を解消することを第一の目的とす
る。

〔問題点を解決するための手段〕

本発明の発振装置は上記の問題点を解決するために電源
電圧を供給する手段、発振源及び分周回路を含む発振手
段、該発振手段の発振出力を用いて前記電源電圧を降圧
する降圧手段、前記供給する手段、該降圧手段の電圧を選択的に前記発
振手段の発振状態を検出するマイクロコンピュータであ
って、検出した発振状態に応じて前記切替手段を制御す
るマイクロコンピュータとを有する。

〔作　用〕

上記構成に於いてハイクロコンピユータにより検出され
た発振状態に応じて切替手段が適切に制御される。

〔実施例〕

第１図に本発明の実施例を示す。本実施例では本発明は
電子スチルカメラに適用した例を示したが、これに限る
ものではないのは勿論である。

本実施例では、ｃｐｕの電源（Ｖｃｃ）３と、その他の
回路の電源としてのリチウム電池（ＶＬｌ）とは独立し
ており、スイッチ２４により、ＣＰＵ２３への電源供給
はコントロールされる。

第２図は、第１図中、本発明と関わりの深い部分を詳細
に示したものである。第１図において、ＣＰＵ２３は、
発振停止検出のみならず、電子カメラ全体即ち信号処理
回路２７、ディスクドライブ２８及び時計カレンダ一部
９及びその他回路をコントロールする役割を負っている
。以下、第１図、第２図を用いて本実施例の構成及び動
作を説明する。リチウム電池２を抜くと、当然ながら発
振器１の発振は停止し、降圧回路１０５からは電圧は発
生しない。リチウム電池２を装填すると、ラッチ２６の
状態は不定になる。即ちラッチ２６は電源投入時におい
てセット・リセットいずれの状態も取り得る。このとき
、ラッチ２６がリセットされていると、ｐ−ｃｈ　　Ｍ
ＯＳ　　ＦＥＴ２０がＯＮして発振器１、分周器６にＶ
Ｌｉが供給されて発振が開始する。尚発振が開始しない
ときはユーザーがスイッチ２５をＯＮすることによって
、ＣＰＵ２３に指令を与え、ラッチ２６をリセットさせ
る０発生したクロックは分周器６で分周された後レベル
シフタ７（このときは、レベルシフタ７は何の役割も示
さない）を通って降圧回路へと入る。この降圧回路はい
わゆるチャージポンプ回路であって、第３図ａ）、ｂ）
、ｃ）。

ｄ）に示すパルスに応じてＦＥＴスイッチ１３゜１４．
１５．１６をスイッチングさせることによってコンデン
サ１７．１８をあるときは直列接続に、あるときは並列
接続にと切りかえて、ＶＬｉの１／２の電圧を発生させ
る。この様子を第３図ｅ）に示す。ＣＰＵ２３は、この
発振を確認するとラッチ２６をセットし、ｐ−ＣｈＦＥ
Ｔ２０を０ＦＦＬ、、代わりにアナログスイッチ１９を
ＯＮする。この切替えのとき、瞬時に２０．１９共にＯ
ＦＦとなる時間があるかもしれないので、抵抗２１、コ
ンデンサ２２によってＬＰＦを形成し瞬断を防止してい
る。ＣＰＵ２３がラッチ２６をセットすると以後発振器
１と分周器６は、ＶＬｉの半分の電圧で動くことになる
。

その後は、分周器６の出力レベルはＶＬｉの半分しかな
いためレベルシフタ７でＶＬｉのレベルに戻した後、降
圧回路や時計９に供給される。

また、ＣＰＵ２３は、電子カメラ全体のコントロールも
行うＣＰＵであるため１第１図に示すように、スイッチ
４．５（レリーズボタンの第１段の押し込み、第２段の
押し込みを検出するスイッチに相当する）を押されるた
びに発振をＣｈｅｃｋするようになっている。

次に第１図、第２図に示したＣＰＵ２３の動作を第４図
に示すフローチャートを用いて説明する。

スイッチ２４によりＣＰＵ２３に電源電圧が供給される
とまずＣＰＵ２３はレベルシフタ７の出力に接続される
ボートＰＯのレベルをＬＰＯとしてラッチしく５１０２
）、２４０μｓｅｃ待つ（Ｓ１０２）。ここでレベルシ
フタ７の出力は発振が行われている状態では分周器６に
より合同された２ｋＨｚで動作するとする。

したがって、発振している状態ではレベルシフタ７の出
力は５００μｓｅｃを１周期とする方形波となる。５１
０２の待ち時間が経過後、ボートＰｏの状態を再びラッ
チしてＬＰｌとし、（Ｓ１０３）、５１０１でラッチさ
れたＬＰ、と反転しているかを判別し反転していない場
合には２０μｓｅｃ待ち（Ｓ１０５）、更に再びボート
ｐｏの状態をラッチし、ＬＰ２としくＳ　１０６）ＬＰ
、　、ＬＰ２が互いに反転しているかを判別する（Ｓ１
０７）。反転していない場合には発振器１の発掘が停止
しているものと判断し、ラッチ２６へＦＥＴ（スイッチ
）２０をオンする。これにより発振器１にはリチウム電
圧ＶＬｉが供給され発掘を開始する。

ついでＣＰＵ２３の場合によってＦＥＴ（スイッチ２０
）をオンしたことを示すフラグをハイにセットする。

また、５１０４，５１０７において信号が反転している
ことが検出された際には、まずフラグがハイとなってい
るかを検出しく５ｉｌｏ）、フラグがハイになっている
場合には１秒程度の計時時間を有するタイマーの計時を
開始しく５ｉｌｌ）、フラグがハイとなっている場合に
は５１１１をジャンプする０次いで他のＣＰＵ２３がシ
ーケンスのルーチン処理を行う場合には終了シーケンス
か否かを判別しく５１１４）、終了シーケンスであれば
エンドへ、終了シーケンスでなければ他のルーチン処理
を行い（Ｓ１１６）、５ｉｌｌに示したタイマー計時が
完了しているか、もしくはフラグがリセットされている
か判別しく３１１　Ｂ）、タイマー計時が完了した、あ
るいはフラグがリセットされている際には発振器１の発
振が充分安定なものとなったとして、ＦＥＴ（スイッチ
）２０をオフし、アナログスイッチ１９をオン状態とす
る指令をラッチ２６は送出し、発振器１゜分周器６へ供
給される。電源電圧をＶ　Ｌ　ｉ　／　２として、電力
消費を低減させる。

本実施例では、ＣＰＵ２３によりＦＥＴ（スイッチ）２
０をオンさせた際にはステップ５１１１に示すタイマー
により一定時間はＶＬｉを発振器に与えているので、確
実に起動が可能である。

次いで、スイッチ４、スイッチ５がＯＦＦからＯＮｌ、
ｍ切り換わッタコとが５１２２，５１２４において検出
された際にはステップ５１０１へ戻って発振が行われて
いることをチェックする。

尚ゝ３′）チ１ツク番よ常に必要なものでしよなく、５
１２２，５１２４から５１１６ヘフローをジャンプさせ
てもよい。

尚、本実施例では、時計カレンダ一部９の発振源として
用いる発振装置が開示されたが、本発明はこれに限らず
他の装置例えばＬＣＤドライバに用いられる発振装置等
に用いてもよく、用途が限定されるものではないことは
明らかである。

以上説明したように本実施例に依れば発振停止検出なら
びに発掘スタート時の発振器電圧切替をＣＰＵを用いる
ことにより実施例に示す場合のように同一装置内にＣＰ
Ｕがある場合は、第４図（ｂ）の従来例に示したような
発掘停止検出回路をわざわざ設けてやる必要がなく時計
用回路の簡素化、低コスト化に貢献することができ、か
つ、ＣＰＵは必要なときだけ動作すればよいため、第４
図（ｂ）で一般にとられれているようなＣＲタイマによ
る電流のロスをなくすこともできる。

（発明の効果）以上説明した様に本発明に依ればマイクロコンピユータ
により発振手段の発振状態を検出して、検出した発振状
態に応じて電源電圧、あるいは降圧手段の電圧を選択し
て発振手段に供給する様にしているので、従来の様なＣ
Ｒタイマによる電源のロスを低減させることが出来る。

【図面の簡単な説明】

第１図は本発明を適用した電子カメラの構成を示すブロ
ック図、第２図は第１図の詳細を示すブロック図、第３
図は第２図の各回路の動作を説明するタイミングチャー
ト、第４図は第１図。第２図に示したＣＰＵの動作を示すフローチャート、第
５図は従来の装置の構成を示す図。１・・・発振器、２・・・リチウム電池、３・・・メイ
ン電池、４・・・レリーズ第１ストロークスイツチ、５
・・・レリーズ第２ストロークスイツチ、６・・・分周
器、７・・・レベルシフタ、８・・・１／２分周器、９
・・・時計、カレンダ、１０・・・ＮＡＮＤゲート、１
１　・Ｎ　ＯＲゲート、１２　・Ｎ　ＯＴゲート、１３
．１４，１５．１６・・・アナログスイッチ、１７．１
８・・・コンデンサ、１９．２０・・・アナログスイッ
チ、２１・・・抵抗、２２・・・コンデンサ、２３・・
・ＣＰＵ、２４・・・メイン電源のスイッチ、２５・・
・時計設定スイッチ、２６・・・ラッチ、２７・・・電
子カメラの信号処理回路、２８・・・電子カメラのディ
スクドライブ

Claims

【特許請求の範囲】

（１）電源電圧を供給する手段、発振源及び分周回路を
含む発振手段、該発振手段の発振出力を用いて前記電源
電圧を降圧する降圧手段、前記供給する手段、該降圧手段の電圧を選択的に前記発
振手段に与えるための切換手段、前記発振手段の発振状態を検出するマイクロコンピュー
タであって、検出した発振状態に応じて前記切換手段を
制御するマイクロコンピュータとを有する発振装置。
（２）前記降圧手段は前記発振手段の発振出力を用いて
前記電源電圧を降圧するチャージポンプ回路であること
を特徴とする特許請求の範囲第１項記載の発振装置。