JPS63299350A - マイクロ波集積回路モジュ−ル - Google Patents
マイクロ波集積回路モジュ−ルInfo
- Publication number
- JPS63299350A JPS63299350A JP62135021A JP13502187A JPS63299350A JP S63299350 A JPS63299350 A JP S63299350A JP 62135021 A JP62135021 A JP 62135021A JP 13502187 A JP13502187 A JP 13502187A JP S63299350 A JPS63299350 A JP S63299350A
- Authority
- JP
- Japan
- Prior art keywords
- active element
- plane formed
- integrated circuit
- ground plane
- circuit module
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/071—Connecting or disconnecting
- H10W72/075—Connecting or disconnecting of bond wires
- H10W72/07551—Connecting or disconnecting of bond wires characterised by changes in properties of the bond wires during the connecting
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/50—Bond wires
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/50—Bond wires
- H10W72/541—Dispositions of bond wires
- H10W72/5445—Dispositions of bond wires being orthogonal to a side surface of the chip, e.g. parallel arrangements
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/50—Bond wires
- H10W72/541—Dispositions of bond wires
- H10W72/547—Dispositions of multiple bond wires
- H10W72/5473—Dispositions of multiple bond wires multiple bond wires connected to a common bond pad
Landscapes
- Wire Bonding (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
本発明は、高周波で用いられる半導体集積回路モジュー
ルに関するものである。
ルに関するものである。
従来の技術
近年、半導体及びその関連技術の発展、衛星放送などに
代表される通信技術の発達により、利用される周波数は
ますます高くなる傾向にある。その中でも特に数ＧＨｚ
から数十ＧＨｚにかけての周波数帯で、優れた半導体集
積回路装置の開発が切望されている。
代表される通信技術の発達により、利用される周波数は
ますます高くなる傾向にある。その中でも特に数ＧＨｚ
から数十ＧＨｚにかけての周波数帯で、優れた半導体集
積回路装置の開発が切望されている。
以下図面を参照しながら従来の半導体集積回路装置の一
例について説明する。第２図は従来のマイクロ波半導体
集積回路装置、その中でも能動素子として電解効果トラ
ンジスタ（以下、ＦＥＴと称す）を、伝送線路としてマ
イクロストリップラインを用いたものについて示すもの
である。ここで、１は真空蒸着法或いはメッキ法により
形成された金属膜から成るマイクロストリップライン、
２はアルミナなどのセラミック基板、３は金属キャリヤ
５上にソース接地して接着されたＦＥＴ。
例について説明する。第２図は従来のマイクロ波半導体
集積回路装置、その中でも能動素子として電解効果トラ
ンジスタ（以下、ＦＥＴと称す）を、伝送線路としてマ
イクロストリップラインを用いたものについて示すもの
である。ここで、１は真空蒸着法或いはメッキ法により
形成された金属膜から成るマイクロストリップライン、
２はアルミナなどのセラミック基板、３は金属キャリヤ
５上にソース接地して接着されたＦＥＴ。
８はゲート（左側）及びドレイン（右側）のボンディン
グパッド、９はポンディングワイヤ、１０はインピーダ
ンス変換用の並列スタブ、１１は前記ＦＥＴにＤＣバイ
アスを付加するためのゲート電源端子、１２は同様にド
レイン電源端子をそれぞれ示す。
グパッド、９はポンディングワイヤ、１０はインピーダ
ンス変換用の並列スタブ、１１は前記ＦＥＴにＤＣバイ
アスを付加するためのゲート電源端子、１２は同様にド
レイン電源端子をそれぞれ示す。
従来のマイクロ波半導体集積回路装置は上記の様に構成
され、ゲート及びドレインからＤＣバイアスを付加する
ことによりＦＥＴを動作させ、マイクロストリップライ
ンを用いた回路により、外部回路との整合をとっていた
。すなわち、線路の線を太くしたり細くしたり、或いは
スタブを設けたりすることによってインピーダンス整合
を行っていた。
され、ゲート及びドレインからＤＣバイアスを付加する
ことによりＦＥＴを動作させ、マイクロストリップライ
ンを用いた回路により、外部回路との整合をとっていた
。すなわち、線路の線を太くしたり細くしたり、或いは
スタブを設けたりすることによってインピーダンス整合
を行っていた。
発明が解決しようとする問題点
しかしながら上記の様な構成では、ＦＥＴ３とマイクロ
ストリップライン１の接続はボンディングワイヤ９によ
って行われるため、高周波になるに従いワイヤの長さが
無視できなくなり、上記の整合のための条件にボンディ
ングワイヤも考慮に入れる必要が生じる。しかし前記ワ
イヤの長さや形状を正確に制御することは非常に困難で
ある。
ストリップライン１の接続はボンディングワイヤ９によ
って行われるため、高周波になるに従いワイヤの長さが
無視できなくなり、上記の整合のための条件にボンディ
ングワイヤも考慮に入れる必要が生じる。しかし前記ワ
イヤの長さや形状を正確に制御することは非常に困難で
ある。
また、ボンディングワイヤを設けるためには多くの作業
時間を要し、歩留りの低下にもなっていた。
時間を要し、歩留りの低下にもなっていた。
さらには、信頼性にも欠ける面があった。
本発明は上記問題点に鑑み、上記能動素子（ＦＥＴ）の
ボンディングパッド面を上記伝送線路（マイクロストリ
ップライン）上に対面して接続し、しかも前記能動素子
の裏に形成した接地面と前記基板の裏に形成した接地面
とを低抵抗の金属を用いて作った治具により接続するこ
とによって、整合条件を容易にして高周波特性を改善し
、歩留りを向上させ、しかも信顧性をも向上させること
ができるマイクロ波半導体集積回路装置を提供するので
ある。
ボンディングパッド面を上記伝送線路（マイクロストリ
ップライン）上に対面して接続し、しかも前記能動素子
の裏に形成した接地面と前記基板の裏に形成した接地面
とを低抵抗の金属を用いて作った治具により接続するこ
とによって、整合条件を容易にして高周波特性を改善し
、歩留りを向上させ、しかも信顧性をも向上させること
ができるマイクロ波半導体集積回路装置を提供するので
ある。
問題点を解決するための手段
上記問題点を解決するために本発明は、能動素子のボン
ディングパッド面を伝送線路上に対面して接続し、しか
も前記能動素子の裏に形成した接地面と前記基板の裏に
形成した接地面とを低抵抗の金属を用いて作った治具に
より接続するという構成を備えたものである。
ディングパッド面を伝送線路上に対面して接続し、しか
も前記能動素子の裏に形成した接地面と前記基板の裏に
形成した接地面とを低抵抗の金属を用いて作った治具に
より接続するという構成を備えたものである。
作用
本発明は上記した構成によって従来のポンディグワイヤ
を用いた構成と異なり、能動素子のボンディングパッド
面を伝送線路上に直接的に接続できる構造のため、従来
の問題点を解決できるものである。
を用いた構成と異なり、能動素子のボンディングパッド
面を伝送線路上に直接的に接続できる構造のため、従来
の問題点を解決できるものである。
実施例
以下、本発明の一実施例のマイクロ波集積回路モジュー
ルについて、図面を参照しながら説明する。第１図（ａ
ｌは本発明の一実施例を示す平面図である。この図にお
いてｌは真空蒸着法或いはメッキ法により形成された金
属膜（例えばＣｒ−Ａｕなど）から成るマイクロストリ
ップライン、２はアルミナなどのセラミック基板、３は
ポンディングバンド面をマイクロストリップライン１上
に対面して接続したＦＥＴ、４はＦＥＴ３の裏にヴイア
・ホールを用いて形成した接地面に接続し接地するとい
う構成を備えた低抵抗の金属（例えばＡＵメッキした真
鍮など）を用いた作った治具、５は上記の基板２や、Ｆ
ＥＴ３を実装するために用いる金属キャリヤである。第
１図（ｂｌは第１図（ａ）のＡ−Ａ“で示す破線で切っ
た部分の断面図である。
ルについて、図面を参照しながら説明する。第１図（ａ
ｌは本発明の一実施例を示す平面図である。この図にお
いてｌは真空蒸着法或いはメッキ法により形成された金
属膜（例えばＣｒ−Ａｕなど）から成るマイクロストリ
ップライン、２はアルミナなどのセラミック基板、３は
ポンディングバンド面をマイクロストリップライン１上
に対面して接続したＦＥＴ、４はＦＥＴ３の裏にヴイア
・ホールを用いて形成した接地面に接続し接地するとい
う構成を備えた低抵抗の金属（例えばＡＵメッキした真
鍮など）を用いた作った治具、５は上記の基板２や、Ｆ
ＥＴ３を実装するために用いる金属キャリヤである。第
１図（ｂｌは第１図（ａ）のＡ−Ａ“で示す破線で切っ
た部分の断面図である。
１〜５に示した部分は上記のものと同一であり、６は導
通させたい部分を接続させるための導電接着剤、例えば
ＦＥＴ３の裏の接地面と治具４を接続するために用いて
いる。７はマイクロストリップラインにおける接地面に
形成した接地導体で、通常マイクロストリップラインと
同じ材料を用いる。
通させたい部分を接続させるための導電接着剤、例えば
ＦＥＴ３の裏の接地面と治具４を接続するために用いて
いる。７はマイクロストリップラインにおける接地面に
形成した接地導体で、通常マイクロストリップラインと
同じ材料を用いる。
本発明の他の実施例として、第１図（Ｃ）を示す。
第１図（０）は第１図（ａｌのＡ−Ａ’ で示す破線で
切った部分の断面図である。１〜５に示した部分は上記
のものと同一であり、６はＦＥＴのゲート、ドレインと
マイクロストリップラインを接続させるための導電接着
剤、１３はＡｕ系合金箔を示し、ＦＥＴ４の裏の接地面
と治具４を接続するためと、基板２の裏に形成した接地
導体と治具４、金属キャリヤ５とを接続させるために用
いている。
切った部分の断面図である。１〜５に示した部分は上記
のものと同一であり、６はＦＥＴのゲート、ドレインと
マイクロストリップラインを接続させるための導電接着
剤、１３はＡｕ系合金箔を示し、ＦＥＴ４の裏の接地面
と治具４を接続するためと、基板２の裏に形成した接地
導体と治具４、金属キャリヤ５とを接続させるために用
いている。
以上のように構成されたマイクロ波集積回路モジュール
は従来例として示した第２図と同様に、ゲート及びドレ
インからＤＣバイアスを付加することによりＦＥＴを動
作させている。また、線路の幅を太くしたり細くしたり
、或いはスタブを設けたりすることによってインピーダ
ンス整合を行う点も従来通り適用できる。しかし、本発
明では上記ＦＥＴ３のボンディングパッド面を上記マイ
クロストリップライン１上に対面して接続し、しかも前
記ＦＥＴ表面のソースバンドに穴開けした表と裏の接地
面を導通させるためのヴイア・ホールを用いて前記ＦＥ
Ｔ３の裏に形成した接地面に低抵抗の金属を用いて作っ
た治具４を接続し接地することによって、ＦＥＴ３のボ
ンディングパッド面をシイクロストリップライン１上に
直接的に接続することが可能であり、回路部での整合条
件を容易にして高周波特性を改善し、ワイヤボンディン
グを行う作業が省かれるために歩留りを向上させ、しか
も信頼性をも向上させるマイクロ波半導体集積回路装置
を提供することができる。
は従来例として示した第２図と同様に、ゲート及びドレ
インからＤＣバイアスを付加することによりＦＥＴを動
作させている。また、線路の幅を太くしたり細くしたり
、或いはスタブを設けたりすることによってインピーダ
ンス整合を行う点も従来通り適用できる。しかし、本発
明では上記ＦＥＴ３のボンディングパッド面を上記マイ
クロストリップライン１上に対面して接続し、しかも前
記ＦＥＴ表面のソースバンドに穴開けした表と裏の接地
面を導通させるためのヴイア・ホールを用いて前記ＦＥ
Ｔ３の裏に形成した接地面に低抵抗の金属を用いて作っ
た治具４を接続し接地することによって、ＦＥＴ３のボ
ンディングパッド面をシイクロストリップライン１上に
直接的に接続することが可能であり、回路部での整合条
件を容易にして高周波特性を改善し、ワイヤボンディン
グを行う作業が省かれるために歩留りを向上させ、しか
も信頼性をも向上させるマイクロ波半導体集積回路装置
を提供することができる。
実施例の他の構成例として、ＦＥＴのソース接地の取り
方をヴイアホール以外にも素子の側面を導体で覆うこと
により導通させたラップメッキの手法なども考えられる
。さらには、ここでは能動素子としてＦＥＴを用いてい
るが、他にはＨＢＴ（ヘテロ・バイポーラ・トランジス
タ）やＨＥＭＴ（高電子移動度トランジスタ）などの能
動素子が考えられる。
方をヴイアホール以外にも素子の側面を導体で覆うこと
により導通させたラップメッキの手法なども考えられる
。さらには、ここでは能動素子としてＦＥＴを用いてい
るが、他にはＨＢＴ（ヘテロ・バイポーラ・トランジス
タ）やＨＥＭＴ（高電子移動度トランジスタ）などの能
動素子が考えられる。
発明の効果
以上のように本発明は、能動素子のボンディングパッド
面を伝送線路上に対面して接続し、しかも前記能動素子
の裏に形成した接地面と、前記基板の裏に形成した接地
面とを低抵抗の金属を用いて作った治具により接続する
という構成を備え、能動素子のボンディングパッド面を
伝送線路上に直接的に接続できる構造のため、回路部で
の整合条件を容易にして高周波特性を改善し、ワイヤボ
ンディングを行う作業が省かれるために歩留りを向上さ
せ、しかも信頼性をも向上させるマイクロ波半導体集積
回路装置を提供することができる。
面を伝送線路上に対面して接続し、しかも前記能動素子
の裏に形成した接地面と、前記基板の裏に形成した接地
面とを低抵抗の金属を用いて作った治具により接続する
という構成を備え、能動素子のボンディングパッド面を
伝送線路上に直接的に接続できる構造のため、回路部で
の整合条件を容易にして高周波特性を改善し、ワイヤボ
ンディングを行う作業が省かれるために歩留りを向上さ
せ、しかも信頼性をも向上させるマイクロ波半導体集積
回路装置を提供することができる。
第１図は本発明のマイクロ波集積回路モジュールの一実
施例を示す構成図であり、第１図（ａ）はその平面図、
第１図（ｂ）は、治具と接地面との接続を導電接着剤を
用いて行った、第１図（ａ）のＡ−Ａ’で示す破線で切
った部分の断面図、第１図（Ｃ１は、治具と接地面との
接続をＡｕ系合金箔を用いて行った、第１図（ａｌのＡ
−Ａ’で示す破線で切った部分の断面図、第２図は従来
のマイクロ波半導体集積回路装置の構成を示す平面図で
ある。 １・・・・・・マイクロストリップライン、２・・・・
・・基板、３・・・・・・ＦＥＴ、４・・・・・・治具
、５・・・・・・金属キャリヤ、６・・・・・・導電接
着剤、７・・・・・・接地導体、１３・・・・・・Ａｕ
系合金箔。
施例を示す構成図であり、第１図（ａ）はその平面図、
第１図（ｂ）は、治具と接地面との接続を導電接着剤を
用いて行った、第１図（ａ）のＡ−Ａ’で示す破線で切
った部分の断面図、第１図（Ｃ１は、治具と接地面との
接続をＡｕ系合金箔を用いて行った、第１図（ａｌのＡ
−Ａ’で示す破線で切った部分の断面図、第２図は従来
のマイクロ波半導体集積回路装置の構成を示す平面図で
ある。 １・・・・・・マイクロストリップライン、２・・・・
・・基板、３・・・・・・ＦＥＴ、４・・・・・・治具
、５・・・・・・金属キャリヤ、６・・・・・・導電接
着剤、７・・・・・・接地導体、１３・・・・・・Ａｕ
系合金箔。
Claims (3)
- （１）マイクロ波回路基板上に形成した伝送線路と、能
動素子と、前記伝送線路及び抵抗体、誘電体とにより形
成される整合回路を備えたマイクロ波集積回路モジュー
ルにおいて、前記能動素子のボンディングパッド面を前
記伝送線路上に対面して接続し、しかも前記能動素子の
裏に形成した接地面と前記基板の裏に形成した接地面と
を低抵抗の金属を用いて作った治具により接続したこと
を特徴とするマイクロ波集積回路モジュール。 - （２）前記能動素子の裏に形成した接地面と前記基板の
裏に形成した接地面とを低抵抗の金属を用いて作った治
具により接続する際に、導電性接着剤を用いて行うこと
を特徴とする特許請求の範囲第（１）項記載のマイクロ
波集積回路モジュール。 - （３）前記能動素子の裏に形成した接地面と前記基板の
裏に形成した接地面とを低抵抗の金属を用いて作った治
具により接続する際に、Ａｕ系合金箔を用いて行うこと
を特徴とする特許請求の範囲第（１）項記載のマイクロ
波集積回路モジュール。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62135021A JPS63299350A (ja) | 1987-05-29 | 1987-05-29 | マイクロ波集積回路モジュ−ル |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62135021A JPS63299350A (ja) | 1987-05-29 | 1987-05-29 | マイクロ波集積回路モジュ−ル |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS63299350A true JPS63299350A (ja) | 1988-12-06 |
Family
ID=15142078
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP62135021A Pending JPS63299350A (ja) | 1987-05-29 | 1987-05-29 | マイクロ波集積回路モジュ−ル |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS63299350A (ja) |
-
1987
- 1987-05-29 JP JP62135021A patent/JPS63299350A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US3986196A (en) | Through-substrate source contact for microwave FET | |
| US3784883A (en) | Transistor package | |
| JP3487639B2 (ja) | 半導体装置 | |
| US4843440A (en) | Microwave field effect transistor | |
| JP2848682B2 (ja) | 高速動作用半導体装置及びこの半導体装置に用いるフィルムキャリア | |
| JPH0514069A (ja) | 高出力電界効果トランジスタ増幅器 | |
| EP0015709B1 (en) | Constructional arrangement for semiconductor devices | |
| JPH10223674A (ja) | 半導体の入出力接続構造 | |
| JP2755250B2 (ja) | 半導体集積回路 | |
| JPS63299350A (ja) | マイクロ波集積回路モジュ−ル | |
| JPH01158801A (ja) | マイクロストリップライン | |
| JPH0779108B2 (ja) | マイクロ波集積回路モジュ−ル | |
| JPH07120906B2 (ja) | マイクロ波ミリ波高出力トランジスタ | |
| JPH01144804A (ja) | マイクロ波集積回路モジュール | |
| JP2638514B2 (ja) | 半導体パッケージ | |
| JPH01143502A (ja) | マイクロ波集積回路 | |
| JPH01273404A (ja) | 高周波半導体デバイス | |
| JPH02140969A (ja) | 半導体集積回路装置 | |
| JPH065634A (ja) | 半導体装置 | |
| JP2000091376A (ja) | 電子回路装置 | |
| JP3168969B2 (ja) | 電界効果トランジスタおよび集積回路、電界効果トランジスタあるいは集積回路の製造方法 | |
| JPH07226489A (ja) | マイクロ波半導体装置 | |
| JPH03286611A (ja) | 高周波増幅器 | |
| JPH054281Y2 (ja) | ||
| JP2674750B2 (ja) | 半導体装置 |