JPS63304749A - インタ−フェ−ス回路 - Google Patents
インタ−フェ−ス回路Info
- Publication number
- JPS63304749A JPS63304749A JP62140978A JP14097887A JPS63304749A JP S63304749 A JPS63304749 A JP S63304749A JP 62140978 A JP62140978 A JP 62140978A JP 14097887 A JP14097887 A JP 14097887A JP S63304749 A JPS63304749 A JP S63304749A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- circuit
- output
- circuits
- input
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000010586 diagram Methods 0.000 description 5
- 238000006243 chemical reaction Methods 0.000 description 4
- 230000005540 biological transmission Effects 0.000 description 3
- 230000007547 defect Effects 0.000 description 1
- 238000001514 detection method Methods 0.000 description 1
Landscapes
- Communication Control (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明はインターフェース回路に関する。
回路Ａと回路Ｂを接続するための回路Ａ内のインターフ
ェース回路において９回路Ｂ側の出力信号線で非動作時
にＯＦＦ信号を示し、動作時にＯＮ信号である信号線に
ついて。
ェース回路において９回路Ｂ側の出力信号線で非動作時
にＯＦＦ信号を示し、動作時にＯＮ信号である信号線に
ついて。
回路Ａと回路Ｂが未接続時には、ＯＮ信号を発生し。
回路Ａと回路Ｂが接続時には１回路Ｂ側の信号に従った
信号を発生することを特徴とする。
信号を発生することを特徴とする。
従来の技術では９回路Ａと回路Ｂを接続するための回路
Ａ内のインターフェース回路において。
Ａ内のインターフェース回路において。
回路Ｂ側の出力信号線で、非動作時にＯＦＦ信号を示し
、動作時ｉ、ｌ：ＯＮ信号である信号線については９回
路Ａと回路Ｂが接続時には２回路Ａ内のインターフェー
ス回路において９回路Ｂ側ｆ８号に従い、未接続時には
、ＯＦＦ信号が人力されていると見なしてＯＦＦ信号を
受信するというのが一般的である。そして、ＯＦＦ信号
の受信中は回路Ａ内の処理は停止され、処理の続行ある
いは開始が出来ないというのが一般的である。
、動作時ｉ、ｌ：ＯＮ信号である信号線については９回
路Ａと回路Ｂが接続時には２回路Ａ内のインターフェー
ス回路において９回路Ｂ側ｆ８号に従い、未接続時には
、ＯＦＦ信号が人力されていると見なしてＯＦＦ信号を
受信するというのが一般的である。そして、ＯＦＦ信号
の受信中は回路Ａ内の処理は停止され、処理の続行ある
いは開始が出来ないというのが一般的である。
〔発明が解決しようとする問題点３
回路Ａに相当する物として端末を９回路Ｂに相当する物
としてモデムを考えた場合を考える。
としてモデムを考えた場合を考える。
はぼ同等の機能を有するモデムは多数存在しており・、
それ等はＲ８−２３２Ｃインタ一フエース回路を利用し
ている場合が多いが、モデムの機種によっては、使用し
ているＲ８−２３２−Ｃの制御信号線が異なり、ある端
末にとって必要な制御信号線を必ずしも出力していない
場合が有る。
それ等はＲ８−２３２Ｃインタ一フエース回路を利用し
ている場合が多いが、モデムの機種によっては、使用し
ているＲ８−２３２−Ｃの制御信号線が異なり、ある端
末にとって必要な制御信号線を必ずしも出力していない
場合が有る。
このようなモデムは、その端末の推奨モデムとほぼ同等
の処理シーケンスとほぼ同等の機能を有するにもかかわ
らず、一部の制御信号線の不具合のために、その端末に
使用することは不可能であるという問題点が有る。
の処理シーケンスとほぼ同等の機能を有するにもかかわ
らず、一部の制御信号線の不具合のために、その端末に
使用することは不可能であるという問題点が有る。
これは、端末側のインターフェースにおいて。
未接続である信号線、すなわち電気的に開放状態である
信号線は、ＯＦＦ信号となりその制御信号線を使用して
いる端末側は処理を全く開始出来ないためである。
信号線は、ＯＦＦ信号となりその制御信号線を使用して
いる端末側は処理を全く開始出来ないためである。
回路Ａと回路Ｂを接続するための回路Ａ内のインターフ
ェース回路において１回路Ｂ側の出力信号線で非動作時
にＯＦ Ｆ信号を示し、動作時にＯＮ信号である信号線
について。
ェース回路において１回路Ｂ側の出力信号線で非動作時
にＯＦ Ｆ信号を示し、動作時にＯＮ信号である信号線
について。
回路Ａと回路Ｂが未接続時には、ＯＮ信号を発生し。
回路Ａと回路Ｂが接続時には２回路Ｂ側の信号に従った
信号を発生するインターフェース回路にする。
信号を発生するインターフェース回路にする。
以下に１本発明の実施例を示し説明する。
第１図は２本発明のインターフェース回路を含む機器Ａ
（端末）と他の機器Ｂ（モデム）との接続例である。１
０が機器Ａ（端末）１１が機器Ｂ（モデム）であり、１
２が機器Ａと機器Ｂとを接続するためのインターフェー
ス回路であり、Ｂと接続するための接続用ケーブル１５
を接続するコネクタ１３を持つ、同様にＢ側にもコネク
タ１４がある。このようにＡとＢを接続することにより
相互の信号交換をおこなうことが可能となる。また、＊
正な信号を送信して、受信するのがインターフェース回
路の機能である。
（端末）と他の機器Ｂ（モデム）との接続例である。１
０が機器Ａ（端末）１１が機器Ｂ（モデム）であり、１
２が機器Ａと機器Ｂとを接続するためのインターフェー
ス回路であり、Ｂと接続するための接続用ケーブル１５
を接続するコネクタ１３を持つ、同様にＢ側にもコネク
タ１４がある。このようにＡとＢを接続することにより
相互の信号交換をおこなうことが可能となる。また、＊
正な信号を送信して、受信するのがインターフェース回
路の機能である。
第２図は、第１図のＡ内のインターフェース回路でＲ８
−２３２−Ｃインターフェース回路の例であり９図はそ
の一部である。
−２３２−Ｃインターフェース回路の例であり９図はそ
の一部である。
２０は第１図のコネクタ１３に対応し、 ２１〜２３は
本インターフェース回路からの出力信号線を、２４〜２
６は外部機器からの入力信号線を示す、２４〜２６の入
力信号線はそれぞれ３３〜３５の信号変換部を経て４４
〜４５の信号線により５０の信号処理部へ入力される。
本インターフェース回路からの出力信号線を、２４〜２
６は外部機器からの入力信号線を示す、２４〜２６の入
力信号線はそれぞれ３３〜３５の信号変換部を経て４４
〜４５の信号線により５０の信号処理部へ入力される。
一方、５０の信号処理部の出力線４０〜４２は信号変換
部３０〜３２を経て２１〜２３の信号線となり外部への
出力信号線となる。Ｒ８−２３２−Ｃインターフェース
回路の場合２１〜２３の出力信号線としては。
部３０〜３２を経て２１〜２３の信号線となり外部への
出力信号線となる。Ｒ８−２３２−Ｃインターフェース
回路の場合２１〜２３の出力信号線としては。
送信データ線（ＳＤ）、送信要求（Ｒ８）、端末レディ
イ（ＥＲ）などがあり、２４〜２６の人力１８号線とし
ては、受信データ（ＲＤ）、送信要求（Ｃ８）。
イ（ＥＲ）などがあり、２４〜２６の人力１８号線とし
ては、受信データ（ＲＤ）、送信要求（Ｃ８）。
受信キャリア検出（ＣＤ）などがある、３０〜３２の信
号変換部は５０の信号処理部の出力論理がＯＮのとき、
＋Ｖｒｓとなり、ＯＦＦのとき−Ｖｒｓとなる（但ｔ、
５Ｖ≦Ｖｒｓ≦１５Ｖ）、一方、 ３３〜３５０）４８
号変換部は、２４〜２６の信号線に接続される相手側機
器（第１図の場合のＢ（モデム））が、＋Ｖｒｓをを出
力している場合には、５０の信号処理部の入力論理がＯ
Ｎである信号を、−Ｖｒｓを出力している場合はＯＦＦ
である信号を入力に応じて出力し。
号変換部は５０の信号処理部の出力論理がＯＮのとき、
＋Ｖｒｓとなり、ＯＦＦのとき−Ｖｒｓとなる（但ｔ、
５Ｖ≦Ｖｒｓ≦１５Ｖ）、一方、 ３３〜３５０）４８
号変換部は、２４〜２６の信号線に接続される相手側機
器（第１図の場合のＢ（モデム））が、＋Ｖｒｓをを出
力している場合には、５０の信号処理部の入力論理がＯ
Ｎである信号を、−Ｖｒｓを出力している場合はＯＦＦ
である信号を入力に応じて出力し。
かつ、入力が電気的に開放状態である場合にはＯＮであ
る信号を出力する機能を持つ。
る信号を出力する機能を持つ。
このような回路構成であると、特定の制御線が相手側装
置（モデム）から出力されていない場合であっても、端
末側のインターフェース回路では該当する信号線は開放
入力となり、ＯＮ信号を受信することにな菖、この結果
、ＯＦＦ信号を受ｆ３した場合、処理を中断あるいは中
止するような端末側処理シーケンスになっている場合で
も、制御線がＯＦＦ信号受信しないので処理を開始、続
行可能である。
置（モデム）から出力されていない場合であっても、端
末側のインターフェース回路では該当する信号線は開放
入力となり、ＯＮ信号を受信することにな菖、この結果
、ＯＦＦ信号を受ｆ３した場合、処理を中断あるいは中
止するような端末側処理シーケンスになっている場合で
も、制御線がＯＦＦ信号受信しないので処理を開始、続
行可能である。
第３図が第２図の３４．３５の信号変換部のより具体的
な実施例である。３４．３５にあたるのが６０であリ、
２６の入力線が６３．４５の出力線が６５である。６３
の入力線は、６１の信号変換器へ入力される。
な実施例である。３４．３５にあたるのが６０であリ、
２６の入力線が６３．４５の出力線が６５である。６３
の入力線は、６１の信号変換器へ入力される。
６１の回路は、入力６４が７２の抵抗により７６へ接続
され７７のインバータ（入力の閾値はＶｃｃ／２とする
）に接続される。７７の入力である７６と７０のグラン
ドとめ間には７１のダイオードが接続され、７５の電源
Ｖｃｃとの間には７４のダイオードと７３の抵抗が接続
されている。６１の信号変換器の機能は、６４の入力レ
ベルが＋Ｖｒｓである場合には、６５の論理がＯＮとな
る信号（この場合はＧＮＤレベル）を、−ｖｒｓである
場合はＯＦＦである論理信号（この場合はＶｃｃレベル
（＝５Ｖ））を入力に応じて出力し。
され７７のインバータ（入力の閾値はＶｃｃ／２とする
）に接続される。７７の入力である７６と７０のグラン
ドとめ間には７１のダイオードが接続され、７５の電源
Ｖｃｃとの間には７４のダイオードと７３の抵抗が接続
されている。６１の信号変換器の機能は、６４の入力レ
ベルが＋Ｖｒｓである場合には、６５の論理がＯＮとな
る信号（この場合はＧＮＤレベル）を、−ｖｒｓである
場合はＯＦＦである論理信号（この場合はＶｃｃレベル
（＝５Ｖ））を入力に応じて出力し。
かつ、入力が電気的に開放状態である場合にはＯＮであ
る論理信号（この場合はＧＮＤレベル）を出力する機能
である（この実施例の場合６５の論理は負論理であるも
のとする）。
る論理信号（この場合はＧＮＤレベル）を出力する機能
である（この実施例の場合６５の論理は負論理であるも
のとする）。
具体的に説明すると、６３の入力が開放である場合は、
７６の電気レベルは７３のプルアップ抵抗があるために
（Ｖｃｃ −（７４のダイオードのドロップ電圧））と
なり７７の出力はＧＮＤレベル（ＯＮ）となる、従来の
技術では、７３のプルアップ抵抗は無く、７０のＧＮＤ
との間にプルダウン抵抗が有り。
７６の電気レベルは７３のプルアップ抵抗があるために
（Ｖｃｃ −（７４のダイオードのドロップ電圧））と
なり７７の出力はＧＮＤレベル（ＯＮ）となる、従来の
技術では、７３のプルアップ抵抗は無く、７０のＧＮＤ
との間にプルダウン抵抗が有り。
入力が開放である場合７７の出力はＶｃｃレベル（ＯＦ
Ｆ）であった、一方、６３が＋Ｖｒｓであると７６も＋
ＶｒＳとなり７７の出力はＧＮＤレベル（ＯＮになり、
６３の入力が−Ｖｒｓであると、 ７０から７２の抵抗
を通じて電流が流れるため７６はＧＮＤレベルとなり７
７の出力はＶｃｃレベル（ＯＦＦ）になる０以上で先の
機能が実現される。
Ｆ）であった、一方、６３が＋Ｖｒｓであると７６も＋
ＶｒＳとなり７７の出力はＧＮＤレベル（ＯＮになり、
６３の入力が−Ｖｒｓであると、 ７０から７２の抵抗
を通じて電流が流れるため７６はＧＮＤレベルとなり７
７の出力はＶｃｃレベル（ＯＦＦ）になる０以上で先の
機能が実現される。
第４図は、第２図のインターフェース回路を内蔵した端
末Ａ（５０）と５１．５２．５３のモデムＢｌ、Ｂ２゜
Ｂ３との接続時における考察説明図である。 Ｂｌ〜Ｂ
３の各モデムはＲ８−２３２０のコネクタを持ち。
末Ａ（５０）と５１．５２．５３のモデムＢｌ、Ｂ２゜
Ｂ３との接続時における考察説明図である。 Ｂｌ〜Ｂ
３の各モデムはＲ８−２３２０のコネクタを持ち。
Ｒ８−２３２Ｃに準拠したインターフェース回路を内蔵
しておりほぼ同等の処理ができるモデムである。Ｂ１は
５０の端末Ａの推奨モデムであり、５４のケーブルを５
５のコネクタに接続すると、正常な動作が可能である。
しておりほぼ同等の処理ができるモデムである。Ｂ１は
５０の端末Ａの推奨モデムであり、５４のケーブルを５
５のコネクタに接続すると、正常な動作が可能である。
これに対し、 ５２．５３のモデムＢ２゜Ｂ３は５５の
コネクタでは出力されている制御線の内の数本が未出力
であるようなモデムである。従って、未出力線に対応し
ている５０の端末側インターフェースの入力線は、５４
を５６．５７に接続しても。
コネクタでは出力されている制御線の内の数本が未出力
であるようなモデムである。従って、未出力線に対応し
ている５０の端末側インターフェースの入力線は、５４
を５６．５７に接続しても。
開放になったままである。先に問題点の所で述べたよう
に９通常のインターフェースでは、入力が開放である場
合はＯＦＦ信号となる。端末Ａがこのようなインターフ
ェースで、なおかつ制御線がＯＦＦである場合処理シー
ケンスが開始できないような場合にはＢ２．Ｂ３のモデ
ムは使用不可能である。
に９通常のインターフェースでは、入力が開放である場
合はＯＦＦ信号となる。端末Ａがこのようなインターフ
ェースで、なおかつ制御線がＯＦＦである場合処理シー
ケンスが開始できないような場合にはＢ２．Ｂ３のモデ
ムは使用不可能である。
この様に９本発明のインターフェースを採用すればＢ２
．Ｂ３のモデムも使用可能になる効果がある。
．Ｂ３のモデムも使用可能になる効果がある。
なお９本発明の実施例として端末とモデムを例としてＲ
８−２３２０インターフエースについて述べたが９本発
明が各種のインターフェースに対しても適用可能である
ことは申すまでも無い。
８−２３２０インターフエースについて述べたが９本発
明が各種のインターフェースに対しても適用可能である
ことは申すまでも無い。
第１図は本発明を説明するための模式図。
第２図は、第１図のＡ内のＲ８−２３２−Ｃインターフ
ェース回路のブロック図。 第３図は第２図の３４．３５の信号変換部のより具体的
な例を示した回路図。 第４図は、第２図のインターフェース回路を内蔵した端
末Ａ（５０）とモデムとの接続時における考察説明図で
ある。 １０・・・・機器Ａ（端末など） １１・・・・機器Ｂ（モデムなど） ３４．３５・・信号変換部 ６１・・・・信号変換器 以上 出願人 セイコーエプソン株式会社 第２ＦΣ 第３図
ェース回路のブロック図。 第３図は第２図の３４．３５の信号変換部のより具体的
な例を示した回路図。 第４図は、第２図のインターフェース回路を内蔵した端
末Ａ（５０）とモデムとの接続時における考察説明図で
ある。 １０・・・・機器Ａ（端末など） １１・・・・機器Ｂ（モデムなど） ３４．３５・・信号変換部 ６１・・・・信号変換器 以上 出願人 セイコーエプソン株式会社 第２ＦΣ 第３図
Claims (1)
- 【特許請求の範囲】 回路Ａと回路Ｂを接続するための回路Ａ内のインターフ
ェース回路において、回路Ｂ側の出力信号線で非動作時
にＯＦＦ信号を示し、動作時にＯＮ信号である信号線に
ついて、 回路Ａと回路Ｂが未接続時には、ＯＮ信号を発生し、 回路Ａと回路Ｂが接続時には、回路Ｂ側の信号に従った
信号を発生することを特徴とするインターフェース回路
。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62140978A JPS63304749A (ja) | 1987-06-05 | 1987-06-05 | インタ−フェ−ス回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62140978A JPS63304749A (ja) | 1987-06-05 | 1987-06-05 | インタ−フェ−ス回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS63304749A true JPS63304749A (ja) | 1988-12-13 |
Family
ID=15281277
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP62140978A Pending JPS63304749A (ja) | 1987-06-05 | 1987-06-05 | インタ−フェ−ス回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS63304749A (ja) |
-
1987
- 1987-06-05 JP JP62140978A patent/JPS63304749A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7293124B2 (en) | Storage device with parallel interface connector | |
| JP4400937B2 (ja) | Ｕｓｂデバイス | |
| JPH029493B2 (ja) | ||
| JP2002290490A (ja) | 電子機器 | |
| JPH01205222A (ja) | コネクタ共用化装置 | |
| GB2152331A (en) | Pulse/direct current multiplexing circuit in key telephone system | |
| JPS63304749A (ja) | インタ−フェ−ス回路 | |
| JPH06224976A (ja) | 半２重シリアル伝送用インターフェース変換回路 | |
| CN216527159U (zh) | 一种通讯隔离电路及装置 | |
| JPH0785562B2 (ja) | 通信装置間の障害検出方式 | |
| JP2525185B2 (ja) | インタ−フェ−ス回路 | |
| JPS608668B2 (ja) | デ−タ伝送回路 | |
| JPS60178557A (ja) | 入出力制御装置 | |
| JPS6220586B2 (ja) | ||
| CN111404538B (zh) | 连接电路及其连接方法 | |
| JPH09230964A (ja) | 直流電流出力機構付きコンピュータ | |
| JPS6347022B2 (ja) | ||
| JPS6258750A (ja) | デ−タインタフエ−ス回路 | |
| JP2001257729A (ja) | インタフェース識別回路 | |
| JPH0315940A (ja) | プリンタ出力回路 | |
| JPH10327065A (ja) | レベル変換回路及び電子装置 | |
| JPH05197463A (ja) | 接続インタフェイス装置 | |
| JPS62138944A (ja) | 周辺装置インタ−フエイス接続方式 | |
| JPS62299138A (ja) | デ−タインタフエ−ス装置の電気的接続条件選択方式 | |
| JPS6217855A (ja) | インタ−フエイス回路 |