JPS633570A - 映像増幅回路 - Google Patents
映像増幅回路Info
- Publication number
- JPS633570A JPS633570A JP61146407A JP14640786A JPS633570A JP S633570 A JPS633570 A JP S633570A JP 61146407 A JP61146407 A JP 61146407A JP 14640786 A JP14640786 A JP 14640786A JP S633570 A JPS633570 A JP S633570A
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- diode
- video signal
- resistor
- emitter
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Picture Signal Circuits (AREA)
- Tone Control, Compression And Expansion, Limiting Amplitude (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
本発明はビデオテープレコーダに使用することができる
映像増幅回路に関するものである。
映像増幅回路に関するものである。
従来の技術
従来、映像信号の増）循回路などで発生するりニアリテ
ィ歪みを、波形伸長するには、シリコンダイオードの順
方向特性を用いて行なっていた。映像信号のホワイト部
が歪んでいる場合に適用される従来の映像増幅回路を第
３図を用いて説明する。
ィ歪みを、波形伸長するには、シリコンダイオードの順
方向特性を用いて行なっていた。映像信号のホワイト部
が歪んでいる場合に適用される従来の映像増幅回路を第
３図を用いて説明する。
この従来技術はシリコンダイオードＤ８ の順方向特
性を用いて波形伸長する例である。第３図（ａ）に詮い
てＩＪ ニアリティ歪みを含んだ映像信号をコンデンサ
Ｃ１に加えられる。抵抗Ｒ１とＲ２はトランジスタＱ１
のベースバイアスを構成している。
性を用いて波形伸長する例である。第３図（ａ）に詮い
てＩＪ ニアリティ歪みを含んだ映像信号をコンデンサ
Ｃ１に加えられる。抵抗Ｒ１とＲ２はトランジスタＱ１
のベースバイアスを構成している。
次に映像信号はトランジスタＱ１のベースに加えられる
。トランジスタＱ１は増幅特性を有し、シリコンダイオ
ードＤ３が非導通である場合のトランジスタＱ１の増幅
率は Ｑｌのエミッタ抵抗Ｒ４ である。但し、トランジスタＱ２のペース入力インピー
ダンスが高いとし、トランジスタＱ１のコレクタ抵抗Ｑ
Ｒ，とし、又、トランジスタＱ１の増１嘔率ｈｆｅが Ｒ１ であるとする。
。トランジスタＱ１は増幅特性を有し、シリコンダイオ
ードＤ３が非導通である場合のトランジスタＱ１の増幅
率は Ｑｌのエミッタ抵抗Ｒ４ である。但し、トランジスタＱ２のペース入力インピー
ダンスが高いとし、トランジスタＱ１のコレクタ抵抗Ｑ
Ｒ，とし、又、トランジスタＱ１の増１嘔率ｈｆｅが Ｒ１ であるとする。
次に、シリコンダイオードＤ、が導通である場合を説明
する。
する。
但し、電源電圧ｖＣＣを抵抗Ｒ７とＲ８で分圧し、その
電圧を基準電位Ｖｒ６１ とする。トランジスタＱ１の
エミッタ端子からの出力である映像信号のホワイト部の
電位が、前記基準電位ｖｒｅＪ と・刈ノコンダイオー
ドＤｓ の順方向電圧より高い場合シリコンダイオード
Ｄｓは導通する。第３図［ｂｌの波形図で説明する。次
に前記基準電位ＶｒｅｆとＧＮＤ間にコンデンサＣ２が
ある為、シリコンダイオードＤｓが導通す゛ると、交流
信号はコンデンサＣ２を通過する。よってトランジスタ
Ｑ１の増幅率はＲ４＋Ｒ５ 但し、Ｒ５はノリコンダイオードＤ５ が順方向電圧に
より抵抗に流れる電流が変わる。しかし、−シリコンダ
イオードＤ８ が導通する場合の増幅率はＲ４Ｒ４ｘＲ
５ よって、シリコンダイオードＤ、が導通ずると、映像信
号の増幅率が上がる為に、ホワイト部が大きくなり伸長
されたことになる。またトランジスタｑ１のペースに加
えられる映像信号レベルは約１Ｖ、、でちり、トランジ
スタＱ１のエミッタ電位と、基準電位ｖｒｅｆ とは第
３図（ｂｌに示すように、映像信号部のペデスタル電位
とほぼ同電位である。
電圧を基準電位Ｖｒ６１ とする。トランジスタＱ１の
エミッタ端子からの出力である映像信号のホワイト部の
電位が、前記基準電位ｖｒｅＪ と・刈ノコンダイオー
ドＤｓ の順方向電圧より高い場合シリコンダイオード
Ｄｓは導通する。第３図［ｂｌの波形図で説明する。次
に前記基準電位ＶｒｅｆとＧＮＤ間にコンデンサＣ２が
ある為、シリコンダイオードＤｓが導通す゛ると、交流
信号はコンデンサＣ２を通過する。よってトランジスタ
Ｑ１の増幅率はＲ４＋Ｒ５ 但し、Ｒ５はノリコンダイオードＤ５ が順方向電圧に
より抵抗に流れる電流が変わる。しかし、−シリコンダ
イオードＤ８ が導通する場合の増幅率はＲ４Ｒ４ｘＲ
５ よって、シリコンダイオードＤ、が導通ずると、映像信
号の増幅率が上がる為に、ホワイト部が大きくなり伸長
されたことになる。またトランジスタｑ１のペースに加
えられる映像信号レベルは約１Ｖ、、でちり、トランジ
スタＱ１のエミッタ電位と、基準電位ｖｒｅｆ とは第
３図（ｂｌに示すように、映像信号部のペデスタル電位
とほぼ同電位である。
次にトランジスタＱ２の動作を説明する。
前記トランジスタＱ１の回路で映像信号は増幅したので
極性が逆極性となる。よって、当初の映像信号と同極性
にするためにトランジスタＱ２で極性を反転し同筒性に
する。トランジスタＱ２のコレクタ端子に映像信号のホ
ワイト部が伸長された信号が出力される。
極性が逆極性となる。よって、当初の映像信号と同極性
にするためにトランジスタＱ２で極性を反転し同筒性に
する。トランジスタＱ２のコレクタ端子に映像信号のホ
ワイト部が伸長された信号が出力される。
第３図（ｂ）に示す波形の入力信号のホワイト部の歪み
を点線で示しトランジスタＱ２のコレクタ端子における
映像信号のホワイト部を実線で示し、ホワイト部が伸長
されていることを示す。次に、映像信号の同期信号部が
歪んでいる場合の回路構成は第３図（ａｌと同じで、映
像信号を逆極性で入力し、基準電位ｖｒｅｆを伸長した
い同期信号部に合わせれば前記映像信号のホワイト部の
伸長原理と同様に伸長される。次に映像信号のホワイト
部と同期信号部が同時に歪んでいる場合に適用される従
来の映像増幅回路を第４図に示す。人で示すブロックで
映像信号のホワイト部を伸長し、Ｂで示すブロックで同
期信号部を伸長する。伸長の原理は前記説明と同じであ
る。
を点線で示しトランジスタＱ２のコレクタ端子における
映像信号のホワイト部を実線で示し、ホワイト部が伸長
されていることを示す。次に、映像信号の同期信号部が
歪んでいる場合の回路構成は第３図（ａｌと同じで、映
像信号を逆極性で入力し、基準電位ｖｒｅｆを伸長した
い同期信号部に合わせれば前記映像信号のホワイト部の
伸長原理と同様に伸長される。次に映像信号のホワイト
部と同期信号部が同時に歪んでいる場合に適用される従
来の映像増幅回路を第４図に示す。人で示すブロックで
映像信号のホワイト部を伸長し、Ｂで示すブロックで同
期信号部を伸長する。伸長の原理は前記説明と同じであ
る。
発明が解決しようとする問題点
しかしながら上記のような構成では歪みて応じて専用の
伸長回路が必要であり、回路構成が複雑化すると共に、
歪みを発生させる原因につながるという問題点があった
。
伸長回路が必要であり、回路構成が複雑化すると共に、
歪みを発生させる原因につながるという問題点があった
。
本発明はこのような従来の問題点を解消するものであり
、基べζ電位回路と順方向の異なる２種類のダイオード
を増幅回路と組合わせて使用し、簡単な回路構成で安定
した映像信号の波形伸長を提供するものである。
、基べζ電位回路と順方向の異なる２種類のダイオード
を増幅回路と組合わせて使用し、簡単な回路構成で安定
した映像信号の波形伸長を提供するものである。
問題点を解決するだめの手段
上記問題点を解決するために本発明の映像増幅回路は映
像信号がペースに入力される第１のトランジスタと、前
記第１のトランジスタのエミッタに接続されたエミッタ
抵抗と、前記第１のトランジスタのエミッタに第１の抵
抗を介してカソードが接続された第１のダイオードと、
前記第１の抵抗と前記第１のダイオードに対して並列に
前記エミッタに第２の抵抗を介してアノードが接続され
た第２のダイオードと、前記第１のダイオードのアノー
ドと第２のダイオードのカソードとに接続された都県電
源と、前記第１のトランジスタのコレクタにペースが接
続されると共に、コレクタから映像信号を出力する第２
のトランジスタと全備え、前記第１のダイオードの導通
電位が前記第２のダイオードの導通電位より高いという
構成を備えたものである。
像信号がペースに入力される第１のトランジスタと、前
記第１のトランジスタのエミッタに接続されたエミッタ
抵抗と、前記第１のトランジスタのエミッタに第１の抵
抗を介してカソードが接続された第１のダイオードと、
前記第１の抵抗と前記第１のダイオードに対して並列に
前記エミッタに第２の抵抗を介してアノードが接続され
た第２のダイオードと、前記第１のダイオードのアノー
ドと第２のダイオードのカソードとに接続された都県電
源と、前記第１のトランジスタのコレクタにペースが接
続されると共に、コレクタから映像信号を出力する第２
のトランジスタと全備え、前記第１のダイオードの導通
電位が前記第２のダイオードの導通電位より高いという
構成を備えたものである。
作用
本発明は上記した構成によって、映像信号のホワイト部
と同期信号部の波形歪みを２種類のダイオード特性を用
いて波形伸長することができるものである。
と同期信号部の波形歪みを２種類のダイオード特性を用
いて波形伸長することができるものである。
実施例
以下、本発明の映像増幅回路の一実施例について、図面
を参照して説明する。まず、第２図を用いて本実施例で
用いるダイオードについて説明する。ダイオードに順方
向電圧を加えた時のダイオード特性は、ゲルマニューム
ダイオード（以下、Ｄｏ と称す）は導通電位が低く
、シリコンダイオード（以下、Ｄｓ と称す）は導通
電位が高く、導通電位は前者は約０．２Ｖで後者は約０
，６Ｖ前後である。
を参照して説明する。まず、第２図を用いて本実施例で
用いるダイオードについて説明する。ダイオードに順方
向電圧を加えた時のダイオード特性は、ゲルマニューム
ダイオード（以下、Ｄｏ と称す）は導通電位が低く
、シリコンダイオード（以下、Ｄｓ と称す）は導通
電位が高く、導通電位は前者は約０．２Ｖで後者は約０
，６Ｖ前後である。
前記ダイオード特性を有するＤｏ とＤｓ を用いた
本発明の映像増幅回路の一実施ｆｉｌについて第１図を
用いて説明する。第１図（Ａｌにおいて、Ｑｌは映像信
号がベース部に入力される第１のトランジスタで、その
第１のトランジスタＱ１のエミッタ端子にはエミッタ抵
抗Ｒ４が設けられている。トランジスタＱ１のエミッタ
端子に第１の抵抗Ｒ５と第１のシリコンダイオードＤ８
のカソードを接続し、第１のシリコンダイオードＤ３の
アノードを第１のトランジスタＱ１のエミッタの映像信
号波形のペデスタル電位とほぼ同電位の直流電源に接続
している。その第１の抵抗Ｒ５と第１の７リコンダ・イ
オードＤ３に対して並列に第２の抵抗Ｒ６と第２のゲル
マニュームダイオードＤ、のアノードを接続し、第２の
ゲルマニュームダイオードＤ。
本発明の映像増幅回路の一実施ｆｉｌについて第１図を
用いて説明する。第１図（Ａｌにおいて、Ｑｌは映像信
号がベース部に入力される第１のトランジスタで、その
第１のトランジスタＱ１のエミッタ端子にはエミッタ抵
抗Ｒ４が設けられている。トランジスタＱ１のエミッタ
端子に第１の抵抗Ｒ５と第１のシリコンダイオードＤ８
のカソードを接続し、第１のシリコンダイオードＤ３の
アノードを第１のトランジスタＱ１のエミッタの映像信
号波形のペデスタル電位とほぼ同電位の直流電源に接続
している。その第１の抵抗Ｒ５と第１の７リコンダ・イ
オードＤ３に対して並列に第２の抵抗Ｒ６と第２のゲル
マニュームダイオードＤ、のアノードを接続し、第２の
ゲルマニュームダイオードＤ。
のカソードを前記直流電源に接続している。前記第１の
トランジスタＱ１のコレクタ端子に負荷抵抗Ｒ３を接続
し、コレクタ端子から映像信号を取り出す。前記の映像
信号は第１のトランジスタＱ１の増幅で極性が反転して
おり、前記信号を第２のトランジスタＱ２のベース端子
をて加えられる。第２のトランジスタＱ２にはエミッタ
抵抗Ｒ９と、コレクタ端子の負荷抵抗Ｒ１ｏが接続され
ており、第２のトランジスタｑ２のコレクタ端子より信
号が出力される。第１のトランジスタＱ１に入力された
映像信号のホワイト部は、第１のシリコンダイオードＤ
ｓが順方向電位となり、第１の抵抗Ｒ５に電流が流れる
。しかし、第２のゲルマニュームダイオードＤ。は逆方
向であり第２の抵抗Ｒ６には電流が流れない。又、映像
信号の同期信号部は、第２のゲルマニュームダイオード
Ｄ、が順方向電位となり、第２の抵抗Ｒ６に電流が流れ
る。しかし第１のシリコンダイオードＤｓは逆方向であ
り、第１の抵抗Ｒ５には電流が流れない。前記第１のシ
リコンダイオードＤ３、第２のゲルマニュームダイオー
ドＤＧ と第１の抵抗、第２の抵抗値により、第１の
トランジスタのエミッタ電流を変えて、前記トランジス
タの増：咄率を変え、映像信号のホワイト部と同期信号
部を伸長している。
トランジスタＱ１のコレクタ端子に負荷抵抗Ｒ３を接続
し、コレクタ端子から映像信号を取り出す。前記の映像
信号は第１のトランジスタＱ１の増幅で極性が反転して
おり、前記信号を第２のトランジスタＱ２のベース端子
をて加えられる。第２のトランジスタＱ２にはエミッタ
抵抗Ｒ９と、コレクタ端子の負荷抵抗Ｒ１ｏが接続され
ており、第２のトランジスタｑ２のコレクタ端子より信
号が出力される。第１のトランジスタＱ１に入力された
映像信号のホワイト部は、第１のシリコンダイオードＤ
ｓが順方向電位となり、第１の抵抗Ｒ５に電流が流れる
。しかし、第２のゲルマニュームダイオードＤ。は逆方
向であり第２の抵抗Ｒ６には電流が流れない。又、映像
信号の同期信号部は、第２のゲルマニュームダイオード
Ｄ、が順方向電位となり、第２の抵抗Ｒ６に電流が流れ
る。しかし第１のシリコンダイオードＤｓは逆方向であ
り、第１の抵抗Ｒ５には電流が流れない。前記第１のシ
リコンダイオードＤ３、第２のゲルマニュームダイオー
ドＤＧ と第１の抵抗、第２の抵抗値により、第１の
トランジスタのエミッタ電流を変えて、前記トランジス
タの増：咄率を変え、映像信号のホワイト部と同期信号
部を伸長している。
ここで、映像信号はコンデンサＣ１に加えられ、第１の
トランジスタＱ１のベースに入力される。
トランジスタＱ１のベースに入力される。
第１のトランジスタｑ１のバイアスは抵抗Ｒ１とＲ２で
加えられ、そのバイアス電位は、電源電圧Ｖ、ｃｋ低抗
Ｒ７とＲ８で分圧して作成された基べξ電位ｖｒｅｆに
関係する。本実施例では、映像信号のペデスタル部電位
第１のトランジスタがＱｌのエミノｆｉで基♀電位■ｒ
ｅｆとほぼ同電位になるよう設定し、映像信号入力レベ
ルも約１”／、−Ｐとなるよう設定した。第１図（ｂｌ
の映像信号波形で第１のトランジスタＱ１のエミッタか
らの出力波形のホワイト部と同期信号部を点線で示し、
第２のトランジスタＱ２の映像信号波形を実線で示し、
伸長されていることを表わした。
加えられ、そのバイアス電位は、電源電圧Ｖ、ｃｋ低抗
Ｒ７とＲ８で分圧して作成された基べξ電位ｖｒｅｆに
関係する。本実施例では、映像信号のペデスタル部電位
第１のトランジスタがＱｌのエミノｆｉで基♀電位■ｒ
ｅｆとほぼ同電位になるよう設定し、映像信号入力レベ
ルも約１”／、−Ｐとなるよう設定した。第１図（ｂｌ
の映像信号波形で第１のトランジスタＱ１のエミッタか
らの出力波形のホワイト部と同期信号部を点線で示し、
第２のトランジスタＱ２の映像信号波形を実線で示し、
伸長されていることを表わした。
次にこの動作を詳細に説明する。
映像信号のホワイト部の伸長方法は第３図の従来方法と
同じである。但し、ホワイト部の信号時は第１図（製の
り、は逆極性となり、非導通で動作しない。同期信号部
の伸長方法は第１図ａのＤｏが順方向で導きとなること
を説明し、同期信号部の波形伸長されることを説明する
。第１図（ａ）の第１のトランジスタＱ１のエミッタ端
子の入力信号の同期信号部は基べ（電位ｖｒｅｌｆより
約０．２５ Ｖ低い。よってゲルマニュームダイオード
ＤＧ の導通電位より低いため、第１図の第２の抵抗Ｒ
６はＤＧの順方向特性により電流が流れる。よってＱｌ
のエミッタ抵抗Ｒ４に第２の抵抗Ｒ６がり、の順方向特
性の電流が流れる時のみ並列に加わる。よって、第１の
トランジスタＱ１の増１陥率はＲ３（Ｒ４＋Ｒ６） ｘＲ６ よって、ホワイト部の伸長と同じくり、が導通ずること
で増幅率が上がったことになる。
同じである。但し、ホワイト部の信号時は第１図（製の
り、は逆極性となり、非導通で動作しない。同期信号部
の伸長方法は第１図ａのＤｏが順方向で導きとなること
を説明し、同期信号部の波形伸長されることを説明する
。第１図（ａ）の第１のトランジスタＱ１のエミッタ端
子の入力信号の同期信号部は基べ（電位ｖｒｅｌｆより
約０．２５ Ｖ低い。よってゲルマニュームダイオード
ＤＧ の導通電位より低いため、第１図の第２の抵抗Ｒ
６はＤＧの順方向特性により電流が流れる。よってＱｌ
のエミッタ抵抗Ｒ４に第２の抵抗Ｒ６がり、の順方向特
性の電流が流れる時のみ並列に加わる。よって、第１の
トランジスタＱ１の増１陥率はＲ３（Ｒ４＋Ｒ６） ｘＲ６ よって、ホワイト部の伸長と同じくり、が導通ずること
で増幅率が上がったことになる。
以上のことにより、第１図（ｂｌの波形のホワイト部、
同期信号部で点線は入力信号で歪んだ波形を示し、実線
は伸長した波形で映像信号出力である。
同期信号部で点線は入力信号で歪んだ波形を示し、実線
は伸長した波形で映像信号出力である。
また、第２のトランジスタＱ２は第３図と同一の構成と
なっている。
なっている。
なお、第１のトランジスタＱ１．のバイアス抵抗Ｒ，，
Ｒ２に変えて、第１のトランジスタＱ１のベースにクラ
ンプ回路を挿入することで、伸長回路がより安定する。
Ｒ２に変えて、第１のトランジスタＱ１のベースにクラ
ンプ回路を挿入することで、伸長回路がより安定する。
以上のように、本実施例によれば、簡単な構成で映像信
号を伸長し目的を達成することができる。
号を伸長し目的を達成することができる。
発明の効果
以上のように本発明は、基漁電源１個と、導通電位が異
なるダイオード２個と増幅回路を組合わせた簡単な構成
で安定した映像信号の伸長が出来るものである。
なるダイオード２個と増幅回路を組合わせた簡単な構成
で安定した映像信号の伸長が出来るものである。
第１図（ａｌは本発明の一実施例における映像増１１’
？Ｗ回路？示す回路図、第１図（ｂｌは同増品回路にお
ける信号の波形図、第２図は同映像増、陥回路に適用す
るダイオードの順方向特性を示す特性図、第３図（？Ｌ
）は従来のホワイト部を増幅するための映像増幅回路を
示す回路図、第３図（ｂｌは同増幅回路における信号の
波形図、第４図は従来の映像増（コ回路を示す回路図で
ある。 Ｄｓ ・・・・・第１のダイオード、Ｄ、・・・・・第
２のダイオード、Ｑｌ・・・・・・＠１のトランジスタ
、Ｑ２・・−・・・第２のトランジスタ、Ｒ４・・・・
−エミッタ抵抗、Ｒ５・・・・−・第１の抵抗、Ｒ６・
・・・第２の抵抗。 代理人の氏名 弁理士 中 尾 敏 男 ほか１名Ｄｓ
−−第１のダ４オード ＤＧ−才２０ダイオード Ｏ〕 − 才１のトランジスタ Ｑ２−一 才どのトランジスタ パ６− 第２の十＼りＬ （ＣＬ） ＶＤＣ 第２図 第３図 （ＣＬ） （シ） 第４図 Ａ Ｂ
？Ｗ回路？示す回路図、第１図（ｂｌは同増品回路にお
ける信号の波形図、第２図は同映像増、陥回路に適用す
るダイオードの順方向特性を示す特性図、第３図（？Ｌ
）は従来のホワイト部を増幅するための映像増幅回路を
示す回路図、第３図（ｂｌは同増幅回路における信号の
波形図、第４図は従来の映像増（コ回路を示す回路図で
ある。 Ｄｓ ・・・・・第１のダイオード、Ｄ、・・・・・第
２のダイオード、Ｑｌ・・・・・・＠１のトランジスタ
、Ｑ２・・−・・・第２のトランジスタ、Ｒ４・・・・
−エミッタ抵抗、Ｒ５・・・・−・第１の抵抗、Ｒ６・
・・・第２の抵抗。 代理人の氏名 弁理士 中 尾 敏 男 ほか１名Ｄｓ
−−第１のダ４オード ＤＧ−才２０ダイオード Ｏ〕 − 才１のトランジスタ Ｑ２−一 才どのトランジスタ パ６− 第２の十＼りＬ （ＣＬ） ＶＤＣ 第２図 第３図 （ＣＬ） （シ） 第４図 Ａ Ｂ
Claims (1)
- 映像信号がベースに入力される第１のトランジスタと、
前記第１のトランジスタのエミッタに接続されたエミッ
タ抵抗と、前記第１のトランジスタのエミッタに第１の
抵抗を介してカソードが接続された第１のダイオードと
、前記第１の抵抗と前記第１のダイオードに対して並列
に前記エミッタに第２の抵抗を介してアノードが接続さ
れた第２のダイオードと、前記第１のダイオードのアノ
ードと第２のダイオードのカソードとに接続された基準
電源と、前記第１のトランジスタのコレクタにベースが
接続されると共に、コレクタから映像信号を出力する第
２のトランジスタとを備え、前記第１のダイオードの導
通電位が前記第２のダイオードの導通電位より高いこと
を特徴とする映像増幅回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61146407A JPS633570A (ja) | 1986-06-23 | 1986-06-23 | 映像増幅回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61146407A JPS633570A (ja) | 1986-06-23 | 1986-06-23 | 映像増幅回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS633570A true JPS633570A (ja) | 1988-01-08 |
Family
ID=15407000
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61146407A Pending JPS633570A (ja) | 1986-06-23 | 1986-06-23 | 映像増幅回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS633570A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6572114B1 (en) | 1997-09-22 | 2003-06-03 | Mitsubishi Heavy Industries, Ltd. | Seal ring for steam turbine |
-
1986
- 1986-06-23 JP JP61146407A patent/JPS633570A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6572114B1 (en) | 1997-09-22 | 2003-06-03 | Mitsubishi Heavy Industries, Ltd. | Seal ring for steam turbine |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS60204019A (ja) | 電流源回路配置 | |
| JPS59205815A (ja) | デジタル信号で調整可能な端子電圧発生用集積回路 | |
| JPS62295511A (ja) | 信号切替装置 | |
| JPS58119014A (ja) | 電源装置 | |
| JPH0533105Y2 (ja) | ||
| JPS6316775A (ja) | クランプ回路 | |
| JPH026684Y2 (ja) | ||
| JP2554682B2 (ja) | 定電流発生回路 | |
| JPH01228204A (ja) | ゲインコントロールボリウム回路 | |
| JPS5988756U (ja) | 逆相加算増幅器 | |
| JPS6175610A (ja) | トランジスタ回路 | |
| JPS60245464A (ja) | チヤ−ジポンプ形昇圧回路 | |
| JPS63187920A (ja) | Ａ／ｄ変換器 | |
| JPS63121313A (ja) | 電圧比較器 | |
| JPH056391B2 (ja) | ||
| JPS5880923A (ja) | パルス回路 | |
| JPS63317813A (ja) | 電圧制限回路 | |
| JPS616907A (ja) | 差動増幅器 | |
| JPS58147017U (ja) | 電圧選択回路 | |
| JPS6032821U (ja) | 電流ミラ−回路 | |
| JPS616983A (ja) | 直流再生回路 | |
| JPS60192464A (ja) | 直流再生回路 | |
| JPS5883475A (ja) | 波形整形回路 | |
| JPH01175466A (ja) | 入力クランプ回路 | |
| JPS58104010U (ja) | バツフア回路 |