JPS6336069B2 - - Google Patents
Info
- Publication number
- JPS6336069B2 JPS6336069B2 JP59039741A JP3974184A JPS6336069B2 JP S6336069 B2 JPS6336069 B2 JP S6336069B2 JP 59039741 A JP59039741 A JP 59039741A JP 3974184 A JP3974184 A JP 3974184A JP S6336069 B2 JPS6336069 B2 JP S6336069B2
- Authority
- JP
- Japan
- Prior art keywords
- insulating layer
- bubble
- pattern
- minor loop
- forming
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
- G11C11/24—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using capacitors
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C19/00—Digital stores in which the information is moved stepwise, e.g. shift registers
- G11C19/02—Digital stores in which the information is moved stepwise, e.g. shift registers using magnetic elements
- G11C19/08—Digital stores in which the information is moved stepwise, e.g. shift registers using magnetic elements using thin films in plane structure
- G11C19/0808—Digital stores in which the information is moved stepwise, e.g. shift registers using magnetic elements using thin films in plane structure using magnetic domain propagation
- G11C19/0816—Digital stores in which the information is moved stepwise, e.g. shift registers using magnetic elements using thin films in plane structure using magnetic domain propagation using a rotating or alternating coplanar magnetic field
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
- G11C11/14—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using thin-film elements
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C19/00—Digital stores in which the information is moved stepwise, e.g. shift registers
- G11C19/02—Digital stores in which the information is moved stepwise, e.g. shift registers using magnetic elements
- G11C19/08—Digital stores in which the information is moved stepwise, e.g. shift registers using magnetic elements using thin films in plane structure
- G11C19/0875—Organisation of a plurality of magnetic shift registers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
- H01F41/00—Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties
- H01F41/32—Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties for applying conductive, insulating or magnetic material on a magnetic film, specially adapted for a thin magnetic film
- H01F41/34—Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties for applying conductive, insulating or magnetic material on a magnetic film, specially adapted for a thin magnetic film in patterns, e.g. by lithography
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Thin Magnetic Films (AREA)
- Semiconductor Memories (AREA)
- Hall/Mr Elements (AREA)
Description
【発明の詳細な説明】
発明の技術分野
本発明は磁気バブルメモリ素子の製造方法に関
するものである。
するものである。
技術の背景
近時、磁気バブルメモリ素子は、その高密度化
が進むにつれてマイナーループ転送路群からなる
バブル情報蓄積部ではバルブ転送用パターンが小
型化し、４メガビツトチツプでは１周期が4μm程
度になつて来ている。一方スワツプゲート、レプ
リケートゲート、ジエネレータ等の機能部やマイ
ナーループ転送路群に対しバブル情報を書込み或
は読出すためのメジヤー転送路（メジヤーライ
ン）ではプロセス上の位置合せ精度を考慮して例
えば16μm周期のような大きなパターンを用いて
いる。この様に１つのチツプ内に大きさの異なる
転送パターンを用いるとパターンの大きさにより
バブル駆動力に相違があるため特性上問題が生ず
ることが分つてきた。
が進むにつれてマイナーループ転送路群からなる
バブル情報蓄積部ではバルブ転送用パターンが小
型化し、４メガビツトチツプでは１周期が4μm程
度になつて来ている。一方スワツプゲート、レプ
リケートゲート、ジエネレータ等の機能部やマイ
ナーループ転送路群に対しバブル情報を書込み或
は読出すためのメジヤー転送路（メジヤーライ
ン）ではプロセス上の位置合せ精度を考慮して例
えば16μm周期のような大きなパターンを用いて
いる。この様に１つのチツプ内に大きさの異なる
転送パターンを用いるとパターンの大きさにより
バブル駆動力に相違があるため特性上問題が生ず
ることが分つてきた。
従来技術と問題点
第１図は従来の磁気バブルメモリ素子の構造を
説明するための図であり、ａは断面図、ｂは製造
工程途中の一部拡大断面図である。この従来構造
の素子製造方法は、バブル用結晶１上にSiO2層
２をスパツタにより形成し、その上にAuの機能
ゲート制御用導体パターン３を作成し、その導体
パターンの段差を平坦化する目的でPLOS（ポリ
ラダーオルガノシロキサン樹脂）等の高耐熱性樹
脂４を塗布・熱硬化した後、情報蓄積部の小型転
送パターンに相当する領域５だけの高耐熱性樹脂
をCF4をエツチヤントガスに用いてプラズマエツ
チングし、その上に転送用パターンであるパーマ
ロイパターン６を作成していた。
説明するための図であり、ａは断面図、ｂは製造
工程途中の一部拡大断面図である。この従来構造
の素子製造方法は、バブル用結晶１上にSiO2層
２をスパツタにより形成し、その上にAuの機能
ゲート制御用導体パターン３を作成し、その導体
パターンの段差を平坦化する目的でPLOS（ポリ
ラダーオルガノシロキサン樹脂）等の高耐熱性樹
脂４を塗布・熱硬化した後、情報蓄積部の小型転
送パターンに相当する領域５だけの高耐熱性樹脂
をCF4をエツチヤントガスに用いてプラズマエツ
チングし、その上に転送用パターンであるパーマ
ロイパターン６を作成していた。
このような従来の製造方法には次の如き問題が
あつた。その第１はバツチ内のエツチングレート
のバラツキの問題である。従来高耐熱性樹脂４の
エツチングには平行平板型のプラズマエツチング
装置を用いており、この装置は円筒型エツチング
装置に比べエツチングの均一性は高いが、それで
も１バツチ内で±５％程度のバラツキが生ずる。
例えば高耐熱性樹脂４の膜厚を3800Åとし、これ
を3000Åエツチングし、SiO2層の500Åと合せて
1300Åの厚さのスペーサを作成する場合、3000Å
の高耐熱性樹脂をエツチングすると±150Åのエ
ツチングむらが１バツチ内に生じ、さらにバツヂ
間のバラツキを加えると最低限±300Åのバラツ
キが生ずる。このため、後述するようにスペーサ
厚は1300Åが最適であり、±300Åのバラツキは特
性劣化が大きくメモリ特性上重要な問題となつて
いる。第２の問題は第１図ｂに示す如くエツチン
グ箇所に約200〜300Åの凹凸７ができることで、
これによりこの上に作成されるパーマロイ膜の
Hcが局部的に高くなりメモリ特性を劣化させる
という問題である。
あつた。その第１はバツチ内のエツチングレート
のバラツキの問題である。従来高耐熱性樹脂４の
エツチングには平行平板型のプラズマエツチング
装置を用いており、この装置は円筒型エツチング
装置に比べエツチングの均一性は高いが、それで
も１バツチ内で±５％程度のバラツキが生ずる。
例えば高耐熱性樹脂４の膜厚を3800Åとし、これ
を3000Åエツチングし、SiO2層の500Åと合せて
1300Åの厚さのスペーサを作成する場合、3000Å
の高耐熱性樹脂をエツチングすると±150Åのエ
ツチングむらが１バツチ内に生じ、さらにバツヂ
間のバラツキを加えると最低限±300Åのバラツ
キが生ずる。このため、後述するようにスペーサ
厚は1300Åが最適であり、±300Åのバラツキは特
性劣化が大きくメモリ特性上重要な問題となつて
いる。第２の問題は第１図ｂに示す如くエツチン
グ箇所に約200〜300Åの凹凸７ができることで、
これによりこの上に作成されるパーマロイ膜の
Hcが局部的に高くなりメモリ特性を劣化させる
という問題である。
発明の目的
本発明は上記従来の問題点に鑑み、スペーサ厚
にバラツキ及び凹凸がなく特性が安定した磁気バ
ブルメモリ素子が得られる製造方法を提供するこ
とを目的とするものである。
にバラツキ及び凹凸がなく特性が安定した磁気バ
ブルメモリ素子が得られる製造方法を提供するこ
とを目的とするものである。
発明の構成
そしてこの目的は本発明によれば、少なくとも
バブル情報を記憶するためのマイナーループ転送
路群が形成された第１領域と、該マイナーループ
転送路群に対しバブル情報を書込み或は読出すた
めのメジヤー転送路が形成された第２領域を有す
る磁気バブルメモリ素子であつて、バブル用薄膜
上に第１の絶縁層を作成する第１工程と、第１の
絶縁層上に機能ゲート制御導体パターンを作成す
る第２工程と、第１の絶縁層及び機能ゲート制御
導体パターン上に第２の絶縁層として樹脂を塗
布・硬化する第３工程と、前記第１領域に相当す
る部分の第１絶縁層及び樹脂層をエツチングによ
り除去する第４工程と、前記第１，第２領域全面
に第３の絶縁層を作成する第５工程と、第３の絶
縁層上に前記マイナーループ転送路群と前記メジ
ヤー転送路を形成する第６工程を少なくとも含む
磁気バブルメモリ素子の製造方法を提供すること
によつて達成される。
バブル情報を記憶するためのマイナーループ転送
路群が形成された第１領域と、該マイナーループ
転送路群に対しバブル情報を書込み或は読出すた
めのメジヤー転送路が形成された第２領域を有す
る磁気バブルメモリ素子であつて、バブル用薄膜
上に第１の絶縁層を作成する第１工程と、第１の
絶縁層上に機能ゲート制御導体パターンを作成す
る第２工程と、第１の絶縁層及び機能ゲート制御
導体パターン上に第２の絶縁層として樹脂を塗
布・硬化する第３工程と、前記第１領域に相当す
る部分の第１絶縁層及び樹脂層をエツチングによ
り除去する第４工程と、前記第１，第２領域全面
に第３の絶縁層を作成する第５工程と、第３の絶
縁層上に前記マイナーループ転送路群と前記メジ
ヤー転送路を形成する第６工程を少なくとも含む
磁気バブルメモリ素子の製造方法を提供すること
によつて達成される。
発明の実施例
以下、本発明実施例を図面によつて詳述する。
第２図は本発明によるスペーサ厚とバブル伝播
特性の関係（但し、4μmパターン配列周期の軟磁
性パターン）を示す図、第３図は本発明による磁
気バブルメモリ素子の製造方法を説明するための
図であり、ａ〜ｆはその工程説明図である。同図
において１０は磁気バブル用薄膜、１１は第１の
絶縁層、１２は機能ゲート制御用導体パターン、
１３は第２の絶縁層、１４は第１領域、１５は第
２領域、１６はホトレジスト、１７は第３の絶縁
層、１８，１８はバブル転送用軟磁性パターンを
それぞれ示している。
特性の関係（但し、4μmパターン配列周期の軟磁
性パターン）を示す図、第３図は本発明による磁
気バブルメモリ素子の製造方法を説明するための
図であり、ａ〜ｆはその工程説明図である。同図
において１０は磁気バブル用薄膜、１１は第１の
絶縁層、１２は機能ゲート制御用導体パターン、
１３は第２の絶縁層、１４は第１領域、１５は第
２領域、１６はホトレジスト、１７は第３の絶縁
層、１８，１８はバブル転送用軟磁性パターンを
それぞれ示している。
本実施例の製造方法を第３図により説明する
と、先ずａ図の如く第１工程として、基板の上に
形成された磁気バブル用薄膜１０の上にSiO2を
500Åの厚さにスパツタし第１の絶縁層１１を形
成する。次にｂ図の如く第２工程として、第１の
絶縁層１１の上に機能ゲート制御用導体として
Auを3500Å程度の厚さに蒸着し、これをホトリ
ソグラフイ法によりパターニングして機能ゲート
制御用導体パターン１２を形成する。次にｃ図の
如く第３工程として、全面にPLOS樹脂を厚さ
2600Å程度となるように塗布した後熱硬化して第
２の絶縁層１３を形成する。次にｄ図の如く第４
工程として第２領域１５をレジスト１６で覆い情
報蓄積部の形成領域である第１領域１４の上の、
第１と第２の絶縁層であるPLOS樹脂及びSiO2を
CF4エツチヤントを用い平行平板型ドライエツチ
ング装置でプラズマエツチングし、磁気バブル薄
膜１０の表面を露出せしめる。この場合PLOSの
主成分がSiであるためSiO2とPLOSは同一のエツ
チヤントでエツチングすることができる。次にｅ
図の如く第５工程として、第１と第２領域上に
SiO2を1300Å程度の厚さにスパツタし第３の絶
縁層１７を形成する。この際、第２図から明らか
なように、絶縁層１７の厚さは1200Å〜1500Åが
好ましく、1300Åが最適である。最後にｆ図の如
く第６工程として、第３の絶縁層１７の上にパー
マロイ等の軟磁性材料を蒸着した後、これをホト
リソグラフイ法及びイオンエツチング法を用いて
パターン配列周期の異なるバブル転送用軟磁性パ
ターン１８，１８′を形成するのである。この際、
軟磁性パターン１８はマイナーループ群の転送路
を構成するもので、そのパターン配列周期は例え
ば4μm〜6μm周期である。一方軟磁性パターン１
８′はメジヤー転送路および該メジヤー転送路と
マイナーループ群との継なぎのパターンを構成す
るもので、そのパターン配列周期は例えば8μm〜
16μm周期である。
と、先ずａ図の如く第１工程として、基板の上に
形成された磁気バブル用薄膜１０の上にSiO2を
500Åの厚さにスパツタし第１の絶縁層１１を形
成する。次にｂ図の如く第２工程として、第１の
絶縁層１１の上に機能ゲート制御用導体として
Auを3500Å程度の厚さに蒸着し、これをホトリ
ソグラフイ法によりパターニングして機能ゲート
制御用導体パターン１２を形成する。次にｃ図の
如く第３工程として、全面にPLOS樹脂を厚さ
2600Å程度となるように塗布した後熱硬化して第
２の絶縁層１３を形成する。次にｄ図の如く第４
工程として第２領域１５をレジスト１６で覆い情
報蓄積部の形成領域である第１領域１４の上の、
第１と第２の絶縁層であるPLOS樹脂及びSiO2を
CF4エツチヤントを用い平行平板型ドライエツチ
ング装置でプラズマエツチングし、磁気バブル薄
膜１０の表面を露出せしめる。この場合PLOSの
主成分がSiであるためSiO2とPLOSは同一のエツ
チヤントでエツチングすることができる。次にｅ
図の如く第５工程として、第１と第２領域上に
SiO2を1300Å程度の厚さにスパツタし第３の絶
縁層１７を形成する。この際、第２図から明らか
なように、絶縁層１７の厚さは1200Å〜1500Åが
好ましく、1300Åが最適である。最後にｆ図の如
く第６工程として、第３の絶縁層１７の上にパー
マロイ等の軟磁性材料を蒸着した後、これをホト
リソグラフイ法及びイオンエツチング法を用いて
パターン配列周期の異なるバブル転送用軟磁性パ
ターン１８，１８′を形成するのである。この際、
軟磁性パターン１８はマイナーループ群の転送路
を構成するもので、そのパターン配列周期は例え
ば4μm〜6μm周期である。一方軟磁性パターン１
８′はメジヤー転送路および該メジヤー転送路と
マイナーループ群との継なぎのパターンを構成す
るもので、そのパターン配列周期は例えば8μm〜
16μm周期である。
本実施例によれば、CF4によるプラズマエツチ
ングでは磁気バブル用薄膜は全くエツチングされ
ないため、若干のオーバーエツチすることにより
エツチングむら及び表面の凹凸は完全に防止され
る。従つて特性の安定した磁気バブルメモリ素子
を得ることができる。
ングでは磁気バブル用薄膜は全くエツチングされ
ないため、若干のオーバーエツチすることにより
エツチングむら及び表面の凹凸は完全に防止され
る。従つて特性の安定した磁気バブルメモリ素子
を得ることができる。
第４図は本発明方法を用いて作成された磁気バ
ブルメモリ素子の１実施例を示す図である。同図
において、２０-1〜２０-o及び２１-1〜２１-oは
マイナーループ群、２２，２３はマイナーループ
群の不良ループ情報を記憶するブートループ、２
４はデイテクタ、２５は書込み用メジヤーライ
ン、２６は読み出し用メジヤーライン、２７はジ
エネレータ、２８はスワツプゲート、２９はレプ
リケートゲートそれぞれ示している。
ブルメモリ素子の１実施例を示す図である。同図
において、２０-1〜２０-o及び２１-1〜２１-oは
マイナーループ群、２２，２３はマイナーループ
群の不良ループ情報を記憶するブートループ、２
４はデイテクタ、２５は書込み用メジヤーライ
ン、２６は読み出し用メジヤーライン、２７はジ
エネレータ、２８はスワツプゲート、２９はレプ
リケートゲートそれぞれ示している。
本実施例は奇数・偶数方式のメジヤーマイナー
構成であり、情報蓄積部であるマイナーループ群
２０-1〜２０-o，２１-1〜２１-o及びブートルー
プ２２，２３は配列周期が4μmと短い小型の軟磁
性パターンを用いた第１領域でありそのスペーサ
厚は1300Åである。第１領域以外の領域は例えば
ジエネレータ２７、書込用メジヤーライン２５、
読出し用メジヤーライン２６、スワツプゲート２
８、レプリケートゲート２９、デイテクタ２４及
びマイナーループ群のゲート近傍の極く一部等で
あり、８〜16μm周期の軟磁性パターンと厚さ
4400Åのスペーサが用いられている。
構成であり、情報蓄積部であるマイナーループ群
２０-1〜２０-o，２１-1〜２１-o及びブートルー
プ２２，２３は配列周期が4μmと短い小型の軟磁
性パターンを用いた第１領域でありそのスペーサ
厚は1300Åである。第１領域以外の領域は例えば
ジエネレータ２７、書込用メジヤーライン２５、
読出し用メジヤーライン２６、スワツプゲート２
８、レプリケートゲート２９、デイテクタ２４及
びマイナーループ群のゲート近傍の極く一部等で
あり、８〜16μm周期の軟磁性パターンと厚さ
4400Åのスペーサが用いられている。
第５図はマイナーループ群とそのゲート近傍を
示した図であり、３０はマイナーループ群、３１
は書込み用メジヤーライン、３２はスワツプゲー
ト、３３はレプリケートゲート、３４は読出し用
メジヤーラインをそれぞれ示しいる。図において
マイナーループ群３０のハツチングを施した範囲
内が第１領域であり、ゲートに近い数ビツトは継
ぎとなる大型の軟磁性パターン３５を用いていて
第２領域に含まれる。また第５図から理解される
ように、第１領域と第２領域の境界は両領域の隣
接パターン間のバブル転送ギヤツプで行なわれて
いる。
示した図であり、３０はマイナーループ群、３１
は書込み用メジヤーライン、３２はスワツプゲー
ト、３３はレプリケートゲート、３４は読出し用
メジヤーラインをそれぞれ示しいる。図において
マイナーループ群３０のハツチングを施した範囲
内が第１領域であり、ゲートに近い数ビツトは継
ぎとなる大型の軟磁性パターン３５を用いていて
第２領域に含まれる。また第５図から理解される
ように、第１領域と第２領域の境界は両領域の隣
接パターン間のバブル転送ギヤツプで行なわれて
いる。
第６図ａは第１領域マイナーループ群３０の転
送路に、ｂは第２領域のパターン３５に用いるバ
ブル転送用の軟磁性パターンを示す図である。
ａ，ｂに示すパターンは何れもいわゆるワイドギ
ヤツプパターンと呼ばれるパターンであり、従来
用いられていたハーフデイスクパターン或いは非
対称シエブロンパターンに比しギヤツプ余裕度が
大きく小型、高密度化が可能なパターンである。
送路に、ｂは第２領域のパターン３５に用いるバ
ブル転送用の軟磁性パターンを示す図である。
ａ，ｂに示すパターンは何れもいわゆるワイドギ
ヤツプパターンと呼ばれるパターンであり、従来
用いられていたハーフデイスクパターン或いは非
対称シエブロンパターンに比しギヤツプ余裕度が
大きく小型、高密度化が可能なパターンである。
発明の効果
以上、詳細に説明したように本発明の磁気バブ
ルメモリ素子の製造方法はデユアルスペーサ方式
において、その薄い方のスペーサを作成するとき
のエツチングむら及び凹凸を防止したものであつ
て特性のバラツキがなく安定した特性の磁気バブ
ルメモリ素子が得られるといつた効果大なるもの
である。
ルメモリ素子の製造方法はデユアルスペーサ方式
において、その薄い方のスペーサを作成するとき
のエツチングむら及び凹凸を防止したものであつ
て特性のバラツキがなく安定した特性の磁気バブ
ルメモリ素子が得られるといつた効果大なるもの
である。
第１図は従来の磁気バブルメモリ素子を説明す
るための図、第２図は本発明による磁気バブルメ
モリ素子のスペーサ厚とバイアスマージンの関係
を示した図、第３図は本発明による磁気バブルメ
モリ素子の製造方法を説明するための図、第４図
は本発明方法を用いて作成された磁気バブルメモ
リ素子の１実施例を説明するための図、第５図は
そのマイナーループ及びそのゲート近傍を示した
図、第６図は第１と第２領域に用いられる軟磁性
パターンの形状を示す図である。 図面において、１０はバブル用薄膜、１１は第
１の絶縁層、１２は機能制御用導体パターン、１
３は第２の絶縁層、１４は第１領域、１５は第２
領域、１６はホトレジスト、１７は第３の絶縁
層、１８，１８′はバブル転送用軟磁性パターン
をそれぞれ示す。
るための図、第２図は本発明による磁気バブルメ
モリ素子のスペーサ厚とバイアスマージンの関係
を示した図、第３図は本発明による磁気バブルメ
モリ素子の製造方法を説明するための図、第４図
は本発明方法を用いて作成された磁気バブルメモ
リ素子の１実施例を説明するための図、第５図は
そのマイナーループ及びそのゲート近傍を示した
図、第６図は第１と第２領域に用いられる軟磁性
パターンの形状を示す図である。 図面において、１０はバブル用薄膜、１１は第
１の絶縁層、１２は機能制御用導体パターン、１
３は第２の絶縁層、１４は第１領域、１５は第２
領域、１６はホトレジスト、１７は第３の絶縁
層、１８，１８′はバブル転送用軟磁性パターン
をそれぞれ示す。
Claims (1)
- １ 少なくともバブル情報を記憶するためのマイ
ナーループ転送路群が形成された第１領域と、該
マイナーループ転送路群に対しバブル情報を書込
み或は読出すためのメジヤー転送路が形成された
第２領域を有する磁気バブルメモリ素子であつ
て、バブル用薄膜上に第１の絶縁層を作成する第
１工程と、第１の絶縁層上に機能ゲート制御導体
パターンを作成する第２工程と、第１の絶縁層及
び機能ゲート制御導体パターン上に第２の絶縁層
として樹脂を塗布・硬化する第３工程と、前記第
１領域に相当する部分の第１絶縁層及び樹脂層を
エツチングにより除去する第４工程と、前記第
１、第２領域全面に第３の絶縁層を作成する第５
工程と、第３の絶縁層上に前記マイナーループ転
送路群と前記メジヤー転送路を形成する第６工程
を少なくとも含む磁気バブルメモリ素子の製造方
法。
Priority Applications (6)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59039741A JPS60185289A (ja) | 1984-03-03 | 1984-03-03 | 磁気バブルメモリ素子の製造方法 |
| CA000475171A CA1219969A (en) | 1984-03-03 | 1985-02-26 | Process for manufacturing a magnetic bubble memory chip |
| DE8585301400T DE3574200D1 (en) | 1984-03-03 | 1985-02-28 | Process for manufacturing a magnetic bubble memory chip |
| US06/706,612 US4579624A (en) | 1984-03-03 | 1985-02-28 | Process for manufacturing a magnetic bubble memory chip |
| EP85301400A EP0154524B1 (en) | 1984-03-03 | 1985-02-28 | Process for manufacturing a magnetic bubble memory chip |
| KR1019850001315A KR900000046B1 (ko) | 1984-03-03 | 1985-03-02 | 마그네틱 버블 메모리칩을 제조하는 방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59039741A JPS60185289A (ja) | 1984-03-03 | 1984-03-03 | 磁気バブルメモリ素子の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS60185289A JPS60185289A (ja) | 1985-09-20 |
| JPS6336069B2 true JPS6336069B2 (ja) | 1988-07-19 |
Family
ID=12561386
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59039741A Granted JPS60185289A (ja) | 1984-03-03 | 1984-03-03 | 磁気バブルメモリ素子の製造方法 |
Country Status (6)
| Country | Link |
|---|---|
| US (1) | US4579624A (ja) |
| EP (1) | EP0154524B1 (ja) |
| JP (1) | JPS60185289A (ja) |
| KR (1) | KR900000046B1 (ja) |
| CA (1) | CA1219969A (ja) |
| DE (1) | DE3574200D1 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4693780A (en) * | 1985-02-22 | 1987-09-15 | Siemens Aktiengesellschaft | Electrical isolation and leveling of patterned surfaces |
-
1984
- 1984-03-03 JP JP59039741A patent/JPS60185289A/ja active Granted
-
1985
- 1985-02-26 CA CA000475171A patent/CA1219969A/en not_active Expired
- 1985-02-28 US US06/706,612 patent/US4579624A/en not_active Expired - Fee Related
- 1985-02-28 EP EP85301400A patent/EP0154524B1/en not_active Expired
- 1985-02-28 DE DE8585301400T patent/DE3574200D1/de not_active Expired
- 1985-03-02 KR KR1019850001315A patent/KR900000046B1/ko not_active Expired
Also Published As
| Publication number | Publication date |
|---|---|
| DE3574200D1 (en) | 1989-12-14 |
| US4579624A (en) | 1986-04-01 |
| KR900000046B1 (ko) | 1990-01-18 |
| JPS60185289A (ja) | 1985-09-20 |
| KR850007151A (ko) | 1985-10-30 |
| EP0154524A2 (en) | 1985-09-11 |
| EP0154524B1 (en) | 1989-11-08 |
| EP0154524A3 (en) | 1986-10-01 |
| CA1219969A (en) | 1987-03-31 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS62245509A (ja) | 薄膜磁気ヘツドの製造方法 | |
| JPS6336069B2 (ja) | ||
| JPS5913103B2 (ja) | 磁気バブルメモリ素子 | |
| JPS62229512A (ja) | 薄膜磁気ヘツド及びその製造方法 | |
| JPS641876B2 (ja) | ||
| JP2708622B2 (ja) | 薄膜磁気ヘッド | |
| JPS6070583A (ja) | 磁気バブルメモリ素子及びその作成方法 | |
| JPS62149135A (ja) | パタ−ン形成方法 | |
| JPS6070582A (ja) | 磁気バブルメモリ素子作製方法 | |
| JPH0526182B2 (ja) | ||
| JP2862519B2 (ja) | 薄膜磁気ヘッドの製造方法 | |
| JPS6342349B2 (ja) | ||
| JPS6370992A (ja) | 磁気バブルメモリ素子の製造方法 | |
| JPS60251589A (ja) | 磁気バブルメモリ素子作成方法 | |
| JPS6061979A (ja) | 磁気バブルメモリ素子 | |
| JPH097115A (ja) | 薄膜磁気ヘッドの製作方法 | |
| JPS6376105A (ja) | 薄膜磁気ヘツド | |
| JPS60251588A (ja) | 磁気バブルメモリ素子の作成方法 | |
| JPS6079587A (ja) | バブルメモリ−装置 | |
| JPS6035394A (ja) | バブルメモリ素子の製造方法 | |
| JPH0213392B2 (ja) | ||
| KR19980020615A (ko) | 박막 자기헤드의 평탄화방법 | |
| JP2002358607A (ja) | 磁気ヘッド素子、磁気ヘッド素子の製造方法及び磁気ヘッド | |
| JPS59152584A (ja) | 磁気バブルメモリ作製法 | |
| JPS63153789A (ja) | ハイブリツト型磁気バブルメモリ素子の製造方法 |