JPH03273648A - 電界効果型半導体装置の製造方法 - Google Patents
電界効果型半導体装置の製造方法Info
- Publication number
- JPH03273648A JPH03273648A JP7505590A JP7505590A JPH03273648A JP H03273648 A JPH03273648 A JP H03273648A JP 7505590 A JP7505590 A JP 7505590A JP 7505590 A JP7505590 A JP 7505590A JP H03273648 A JPH03273648 A JP H03273648A
- Authority
- JP
- Japan
- Prior art keywords
- gate electrode
- resist
- photo
- gate
- source
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 10
- 230000005669 field effect Effects 0.000 title claims description 6
- 238000004519 manufacturing process Methods 0.000 title claims description 6
- 238000000034 method Methods 0.000 claims abstract description 18
- 239000013078 crystal Substances 0.000 claims abstract description 6
- 239000002184 metal Substances 0.000 claims description 5
- 238000002844 melting Methods 0.000 claims description 3
- 238000001947 vapour-phase growth Methods 0.000 claims description 2
- 229910004205 SiNX Inorganic materials 0.000 abstract description 9
- 238000005468 ion implantation Methods 0.000 abstract description 6
- 230000000694 effects Effects 0.000 abstract description 4
- 125000002524 organometallic group Chemical group 0.000 abstract description 4
- 150000002500 ions Chemical class 0.000 abstract description 3
- 230000002401 inhibitory effect Effects 0.000 abstract 1
- 238000005979 thermal decomposition reaction Methods 0.000 abstract 1
- 239000010408 film Substances 0.000 description 15
- 229920002120 photoresistant polymer Polymers 0.000 description 12
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 8
- 239000007789 gas Substances 0.000 description 7
- 238000000197 pyrolysis Methods 0.000 description 4
- 239000000758 substrate Substances 0.000 description 4
- 238000001556 precipitation Methods 0.000 description 3
- 238000000137 annealing Methods 0.000 description 2
- 238000005229 chemical vapour deposition Methods 0.000 description 2
- 238000002474 experimental method Methods 0.000 description 2
- 238000000206 photolithography Methods 0.000 description 2
- RBFQJDQYXXHULB-UHFFFAOYSA-N arsane Chemical compound [AsH3] RBFQJDQYXXHULB-UHFFFAOYSA-N 0.000 description 1
- PZPGRFITIJYNEJ-UHFFFAOYSA-N disilane Chemical compound [SiH3][SiH3] PZPGRFITIJYNEJ-UHFFFAOYSA-N 0.000 description 1
- 239000002019 doping agent Substances 0.000 description 1
- 239000007772 electrode material Substances 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000008018 melting Effects 0.000 description 1
- 239000003960 organic solvent Substances 0.000 description 1
- 238000002161 passivation Methods 0.000 description 1
- 238000001020 plasma etching Methods 0.000 description 1
- 239000002244 precipitate Substances 0.000 description 1
- 230000001681 protective effect Effects 0.000 description 1
- 239000002994 raw material Substances 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
- XCZXGTMEAKBVPV-UHFFFAOYSA-N trimethylgallium Chemical compound C[Ga](C)C XCZXGTMEAKBVPV-UHFFFAOYSA-N 0.000 description 1
Landscapes
- Junction Field-Effect Transistors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、電界効果型トランジスターの製造方法に関し
、特にコンタクト層を選択的に形成する方法に関する。
、特にコンタクト層を選択的に形成する方法に関する。
従来、高融点金属をゲート電極とする電界効果型半導体
装置の製造方法として、第４図（ａ）〜（ｆ）に示すよ
うな方法が用いられている。まず第４図（ａ）のように
半絶縁性ＧａＡｓ基板１にフォトレジスト２をマスクと
して、Ｓｉを選択的にイオン注入する。そして、第４図
（ｂ）のようにＣＶＤ法によるＳ ｉＮｘ膜３を被着し
たした状態で、Ｎ２ガス雰囲気中において８００℃で７
ニールすることにより活性層４を形成する。次に、Ｓｉ
Ｎｘ膜を除去したのち、ＷＳｉｘ膜をスパッタリング法
により全面に被着させて通常のフォトリソグラフィー法
により第４図（Ｃ）のようにゲート電極５を形成する。
装置の製造方法として、第４図（ａ）〜（ｆ）に示すよ
うな方法が用いられている。まず第４図（ａ）のように
半絶縁性ＧａＡｓ基板１にフォトレジスト２をマスクと
して、Ｓｉを選択的にイオン注入する。そして、第４図
（ｂ）のようにＣＶＤ法によるＳ ｉＮｘ膜３を被着し
たした状態で、Ｎ２ガス雰囲気中において８００℃で７
ニールすることにより活性層４を形成する。次に、Ｓｉ
Ｎｘ膜を除去したのち、ＷＳｉｘ膜をスパッタリング法
により全面に被着させて通常のフォトリソグラフィー法
により第４図（Ｃ）のようにゲート電極５を形成する。
そして、第４図（ｄ）のように、ゲート電極５とフォト
レジスト６をマスクにしてＳｉをイオン注入して、ソー
ス領域７．ドレイン領域８を形成したのち、再び第４図
（ｅ）のようにＳｉＮｘ膜９を保護膜にしてイオン注入
層の７ニールをＮ２ガス雰囲気中８００℃で行なう。
レジスト６をマスクにしてＳｉをイオン注入して、ソー
ス領域７．ドレイン領域８を形成したのち、再び第４図
（ｅ）のようにＳｉＮｘ膜９を保護膜にしてイオン注入
層の７ニールをＮ２ガス雰囲気中８００℃で行なう。
この後に、通常のリングラフィ法及び蒸着法によりソー
ス電極１５．ドレイン電極１６が形成される。
ス電極１５．ドレイン電極１６が形成される。
上述した従来の製造方法において、高周波特性の改善に
はソース・ゲート間の抵抗値を小さくすることが有効で
あるため、２回目のイオン注入の注入量を増やすことが
考えら・れるが、この方法によるとショートチャンネル
効果によりしきい値電圧が負側に大きくなったり、しき
い値電圧のゲート長による変動が大きくなるという欠点
があった。また、オーミックで電極１５．１６をゲート
電極５に近づけて形成できれば、ソース・ゲート間の抵
抗値を下げることができるが、実際にはオーミック電極
材料としてＡｕ系の金属を用いるために、充分に近づけ
て形成することが困難であるためソース・ゲート間の抵
抗を十分に小さくするのが困難である。
はソース・ゲート間の抵抗値を小さくすることが有効で
あるため、２回目のイオン注入の注入量を増やすことが
考えら・れるが、この方法によるとショートチャンネル
効果によりしきい値電圧が負側に大きくなったり、しき
い値電圧のゲート長による変動が大きくなるという欠点
があった。また、オーミックで電極１５．１６をゲート
電極５に近づけて形成できれば、ソース・ゲート間の抵
抗値を下げることができるが、実際にはオーミック電極
材料としてＡｕ系の金属を用いるために、充分に近づけ
て形成することが困難であるためソース・ゲート間の抵
抗を十分に小さくするのが困難である。
本発明では、高融点金属からなるゲート電極を形成した
のちに、全面に被着した絶縁膜の開口部にのみ気相成長
法によって高濃度キャリア濃度を有する半導体結晶層を
１０４Ｐａ以下の圧力で全表面積に対し３０％以上の面
積に形成している。
のちに、全面に被着した絶縁膜の開口部にのみ気相成長
法によって高濃度キャリア濃度を有する半導体結晶層を
１０４Ｐａ以下の圧力で全表面積に対し３０％以上の面
積に形成している。
以下、本発明について図面を参照して説明する。
第１図（ａ）〜（ｈ）は本発明の一実施例を工程順に示
すための断面図である。図において、第４図と同じ番号
のものは第４図と同一の構成物である。
すための断面図である。図において、第４図と同じ番号
のものは第４図と同一の構成物である。
まず、第１図（ａ）のように半絶縁性Ｇ ａ Ａ ｓ基
板１に、フォトレジスト２をマスクにしてＳｉを４０Ｋ
ｅＶ、４Ｘ１０１２ｃｍ−”の条件で選択的にイオン注
入する。フォトレジスト２を有機溶剤で除去した後、第
１図（ｂ）のようにＣＶＤによるＳｉＮｘ膜３を被着し
た状態でＮ２ガス雰囲気中で８００℃で７ニールするこ
とにより活性層４を形成する。
板１に、フォトレジスト２をマスクにしてＳｉを４０Ｋ
ｅＶ、４Ｘ１０１２ｃｍ−”の条件で選択的にイオン注
入する。フォトレジスト２を有機溶剤で除去した後、第
１図（ｂ）のようにＣＶＤによるＳｉＮｘ膜３を被着し
た状態でＮ２ガス雰囲気中で８００℃で７ニールするこ
とにより活性層４を形成する。
次に、ＳｉＮｘ膜３を除去して厚さ０．６μｍのＷＳ
ｉ ｘ （ｘ＝０．４）膜を全面に被着させてから、通
常のフォトリソグラフィー法によって第１図（Ｃ）のよ
うにゲート電極５を形成する。そして、このゲート電極
５とフォトレジスト６をマスクにして、第１図（ｄ）の
ようにソース領域７及びドレイン領域８の部分にのみＳ
ｉを５０ＫｅＶ、３Ｘ１０１２ｃｍ−２の条件でイオン
注入する。フォトレジスト６を除去して、再び第１図（
ｅ）のようにＣＶＤ法によるＳｉＮｘ膜９を全面に被着
してＮ２ガス雰囲気中で８００℃の条件でイオン注入層
の７ニールを行なう。
ｉ ｘ （ｘ＝０．４）膜を全面に被着させてから、通
常のフォトリソグラフィー法によって第１図（Ｃ）のよ
うにゲート電極５を形成する。そして、このゲート電極
５とフォトレジスト６をマスクにして、第１図（ｄ）の
ようにソース領域７及びドレイン領域８の部分にのみＳ
ｉを５０ＫｅＶ、３Ｘ１０１２ｃｍ−２の条件でイオン
注入する。フォトレジスト６を除去して、再び第１図（
ｅ）のようにＣＶＤ法によるＳｉＮｘ膜９を全面に被着
してＮ２ガス雰囲気中で８００℃の条件でイオン注入層
の７ニールを行なう。
続いて、フォトレジスト１０をマスクにして、ＣＦ４ガ
スを用いた異方性リアクティブイオンエツチングを施こ
して、ソース領域７及びドレイン領域８等の部分を第１
図（ｆ）のように開口すると、ゲート電極５０両側にＳ
ｉＮｘ膜からなる側壁１１が残る。
スを用いた異方性リアクティブイオンエツチングを施こ
して、ソース領域７及びドレイン領域８等の部分を第１
図（ｆ）のように開口すると、ゲート電極５０両側にＳ
ｉＮｘ膜からなる側壁１１が残る。
続いて、フォトレジスト１０を除去してから有機金属熱
分解法によって、高キャリア電子濃度を有するＧ ａ
Ａ ｓ結晶層を選択的に結晶成長を行なうが、単純にソ
ース領域７．及びドレイン領域８のみを開口しただけで
は、ＷＳｉのような金属薄膜は選択性が充分でないため
に、成長部分が密集していない部分ではＷＳｉゲート上
に多結晶のＧａＡｓが析出しまう事が認められた。そこ
で、発明者は第２図のような実験用ウェハーを用いてＷ
Ｓｉｘ上に析出する量と、成長面積の割合について選択
成長実験を行った。実験用ウェハーには、成長面積の割
合を調節するために、ダミー開口部１０４を配置してお
り、ＷＳｉｘゲート１０３の長さＬｇも種々のものが金
遣れている。図中、１０１は半絶縁性ＧａＡｓ基板、１
０２はＳｉＮｘ膜である。
分解法によって、高キャリア電子濃度を有するＧ ａ
Ａ ｓ結晶層を選択的に結晶成長を行なうが、単純にソ
ース領域７．及びドレイン領域８のみを開口しただけで
は、ＷＳｉのような金属薄膜は選択性が充分でないため
に、成長部分が密集していない部分ではＷＳｉゲート上
に多結晶のＧａＡｓが析出しまう事が認められた。そこ
で、発明者は第２図のような実験用ウェハーを用いてＷ
Ｓｉｘ上に析出する量と、成長面積の割合について選択
成長実験を行った。実験用ウェハーには、成長面積の割
合を調節するために、ダミー開口部１０４を配置してお
り、ＷＳｉｘゲート１０３の長さＬｇも種々のものが金
遣れている。図中、１０１は半絶縁性ＧａＡｓ基板、１
０２はＳｉＮｘ膜である。
第２図の実験用ウェハー用いて、有機金属熱分解法によ
り、トリメチルガリウム、 Ａ ｓ Ｈｓ （砒化水素
）を原料ガス、８１２Ｈ８（ジシラン）をドーパントガ
スに用いて成長温度６０００℃、圧力１０４Ｐａで、厚
さ１０００人、キャリア電子濃度５ Ｘ １０ ”ａｎ
−３のＧ ａ Ａ ｓ層を選択成長したときの結果が第
３図である。ＷＳｆｘ上な析出する多結晶のＧａＡｓは
、析出量が少ないとき直径が０．５〜１．０μｍの粒状
をしている。そこで、第３図ではＷＳｉｘゲート幅が２
０μｍ当たりの析出個数を走査電子顕微鏡により測定し
た値を、成長面積と全面積の比（＝〔成長面積〕／〔全
面積〕以下では「成長面積比」と称する）に対してプロ
ットしたものである。
り、トリメチルガリウム、 Ａ ｓ Ｈｓ （砒化水素
）を原料ガス、８１２Ｈ８（ジシラン）をドーパントガ
スに用いて成長温度６０００℃、圧力１０４Ｐａで、厚
さ１０００人、キャリア電子濃度５ Ｘ １０ ”ａｎ
−３のＧ ａ Ａ ｓ層を選択成長したときの結果が第
３図である。ＷＳｆｘ上な析出する多結晶のＧａＡｓは
、析出量が少ないとき直径が０．５〜１．０μｍの粒状
をしている。そこで、第３図ではＷＳｉｘゲート幅が２
０μｍ当たりの析出個数を走査電子顕微鏡により測定し
た値を、成長面積と全面積の比（＝〔成長面積〕／〔全
面積〕以下では「成長面積比」と称する）に対してプロ
ットしたものである。
成長面積比が１０％以下では、多結晶粒の数が測定でき
ないほど、密に析出が観測されたが、成長面積比が３０
％以上ではＷＳｉ上には全く析出は認められなかった。
ないほど、密に析出が観測されたが、成長面積比が３０
％以上ではＷＳｉ上には全く析出は認められなかった。
そこで、本実施例では、第１図（「）に示したように、
成長面積比が小さい部分にはダミー開口部１２を後工程
で支障のない部分（例えばスクライブ線等）に設けて、
成長面積比３０％以上になるようにしている。有機金属
熱分解法で１０４Ｐａ以上の圧力で選択成長を行なうと
、Ｓ ｉ Ｎ ｘ膜の選択性も悪くなることが認められ
た。
成長面積比が小さい部分にはダミー開口部１２を後工程
で支障のない部分（例えばスクライブ線等）に設けて、
成長面積比３０％以上になるようにしている。有機金属
熱分解法で１０４Ｐａ以上の圧力で選択成長を行なうと
、Ｓ ｉ Ｎ ｘ膜の選択性も悪くなることが認められ
た。
そして、有機金属熱分解法により、上記の条件で成長を
行なうと、第１図（ｇ）のように高キャリア電子濃度を
有するＧａＡｓ層がソース領域７゜ドレイン領域８．及
びダミー開口部１２の部分にのみ形成され、低抵抗のコ
ンタクト層１３がゲート電極５と側壁１１の幅だけ離れ
て自己整合的に形成することができる。
行なうと、第１図（ｇ）のように高キャリア電子濃度を
有するＧａＡｓ層がソース領域７゜ドレイン領域８．及
びダミー開口部１２の部分にのみ形成され、低抵抗のコ
ンタクト層１３がゲート電極５と側壁１１の幅だけ離れ
て自己整合的に形成することができる。
そして、図示しないが、フォトレジストをマスクとして
、ＡｕＧｅ、Ｎｉを蒸着してフォトレジストを除去する
と第１図（ｈ）のようににソース電極１５． ドレイン
電極１６が形成される。尚、パッシベーション等の後工
程は通常のプロセスで行なうことができる。
、ＡｕＧｅ、Ｎｉを蒸着してフォトレジストを除去する
と第１図（ｈ）のようににソース電極１５． ドレイン
電極１６が形成される。尚、パッシベーション等の後工
程は通常のプロセスで行なうことができる。
以上説明したように、本発明によれば、電界効果型半導
体装置のソース・領域及びドレイン領域に自己整合的に
低抵抗のコンタクト層を形成することができるため、シ
ョートチャンネル効果を抑制しつつ、ソース・ゲート間
の抵抗を小さくすることができるため、高周波特性を改
善することができる。
体装置のソース・領域及びドレイン領域に自己整合的に
低抵抗のコンタクト層を形成することができるため、シ
ョートチャンネル効果を抑制しつつ、ソース・ゲート間
の抵抗を小さくすることができるため、高周波特性を改
善することができる。
第１図（ａ）〜（ｈ）は、本発明の一実施例を説明する
ための各工程での断面図、第２図（ａ）及び（ｂ）は、
選択成長実験用のウェハーの平面図及び断面図、第３図
は多結晶Ｇ ａ Ａ ｓ粒の析出数と成長面積比の関係
を示すグラフ、第４図（ａ）〜Ｃｆ）は従来の半導体装
置の製造方法を説明するための各工程での断面図である
。 １．１０１・・・・・・半絶縁性ＧａＡｓ基板、２゜６
．１０・・・・・・フォトレジスト、３，９．１２・・
・・・・ＳｉＮｘ膜、４・・・・・・活性層、５・・・
・・・ゲート電極、７・・・・・・ソース電極、８・・
・・・・ドレイン領域、１１・・・・・・側壁、１２，
１０４・・・・・・ダミー開口部、１３・・・・・・コ
ンタクト層、１４・・・・・・ダミー成長部、１５・・
・・・・ソース電極、１６・・・・・・ドレイン電極、
１０３・・・・・・ＷＳｉｘゲート。
ための各工程での断面図、第２図（ａ）及び（ｂ）は、
選択成長実験用のウェハーの平面図及び断面図、第３図
は多結晶Ｇ ａ Ａ ｓ粒の析出数と成長面積比の関係
を示すグラフ、第４図（ａ）〜Ｃｆ）は従来の半導体装
置の製造方法を説明するための各工程での断面図である
。 １．１０１・・・・・・半絶縁性ＧａＡｓ基板、２゜６
．１０・・・・・・フォトレジスト、３，９．１２・・
・・・・ＳｉＮｘ膜、４・・・・・・活性層、５・・・
・・・ゲート電極、７・・・・・・ソース電極、８・・
・・・・ドレイン領域、１１・・・・・・側壁、１２，
１０４・・・・・・ダミー開口部、１３・・・・・・コ
ンタクト層、１４・・・・・・ダミー成長部、１５・・
・・・・ソース電極、１６・・・・・・ドレイン電極、
１０３・・・・・・ＷＳｉｘゲート。
Claims (1)
- ゲート電極が高融点金属から成る電界効果型半導体装
置の形成方法において、ゲート電極の形成後に全面に被
着した絶縁膜の開口部にのみ選択的に気相成長法によっ
て高キャリア電子濃度を有する半導体結晶層を１０＾４
Ｐａ以下の圧力で全表面積に対して３０％以上の面積に
形成することを特徴とする電界効果型半導体装置の製造
方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7505590A JPH03273648A (ja) | 1990-03-22 | 1990-03-22 | 電界効果型半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7505590A JPH03273648A (ja) | 1990-03-22 | 1990-03-22 | 電界効果型半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH03273648A true JPH03273648A (ja) | 1991-12-04 |
Family
ID=13565136
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7505590A Pending JPH03273648A (ja) | 1990-03-22 | 1990-03-22 | 電界効果型半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH03273648A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008085215A (ja) * | 2006-09-28 | 2008-04-10 | Oki Electric Ind Co Ltd | 半導体装置の製造方法 |
-
1990
- 1990-03-22 JP JP7505590A patent/JPH03273648A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008085215A (ja) * | 2006-09-28 | 2008-04-10 | Oki Electric Ind Co Ltd | 半導体装置の製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7244973B2 (en) | Field-effect semiconductor device and method for making the same | |
| US5422287A (en) | Thin film transistor and process for producing the same | |
| JPH0235462B2 (ja) | ||
| JPH03273648A (ja) | 電界効果型半導体装置の製造方法 | |
| JPS6184869A (ja) | 半導体装置及びその製造方法 | |
| JPS60165764A (ja) | 化合物半導体装置の製造方法 | |
| KR100517822B1 (ko) | 전계효과 트랜지스터의 제조 방법 | |
| JPH0492439A (ja) | 半導体集積回路装置の製造方法 | |
| JPH04291732A (ja) | 電界効果トランジスタの製造方法 | |
| JPH04299825A (ja) | 半導体装置の製造方法 | |
| JPH0235463B2 (ja) | ||
| JPH01101670A (ja) | 電界効果トランジスタの製造方法 | |
| CN118263124A (zh) | Hemt器件及降低hemt器件的欧姆接触电阻的方法 | |
| JPS6336579A (ja) | シヨツトキゲ−ト電界効果トランジスタ | |
| JP2917690B2 (ja) | 化合物半導体装置の製造方法 | |
| JP4186267B2 (ja) | 化合物半導体装置の製造方法 | |
| JPS6218071A (ja) | 半導体素子の製造方法 | |
| KR20090114919A (ko) | 센터오프셋 구조를 구비한 역 스테거드형 다결정 실리콘박막트랜지스터의 제조방법 | |
| JPS63291476A (ja) | 半導体装置の製造方法 | |
| JPH0770544B2 (ja) | 半導体装置の製造方法 | |
| JPH01251667A (ja) | 電界効果トランジスタの製造方法 | |
| JPH0758717B2 (ja) | 電界効果トランジスタの製造方法 | |
| JPH0574814A (ja) | シヨツトキ・ゲート形電界効果トランジスタの製造方法 | |
| JPH03289142A (ja) | 化合物半導体装置の製造方法 | |
| JPH11103063A (ja) | Ｔｆｔとその処理方法 |