JPS6337601A - チツプ形抵抗器及びその製造方法 - Google Patents
チツプ形抵抗器及びその製造方法Info
- Publication number
- JPS6337601A JPS6337601A JP61181759A JP18175986A JPS6337601A JP S6337601 A JPS6337601 A JP S6337601A JP 61181759 A JP61181759 A JP 61181759A JP 18175986 A JP18175986 A JP 18175986A JP S6337601 A JPS6337601 A JP S6337601A
- Authority
- JP
- Japan
- Prior art keywords
- resistor
- paste layer
- ceramic
- chip
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000004519 manufacturing process Methods 0.000 title claims description 13
- 239000000919 ceramic Substances 0.000 claims description 18
- 229910052573 porcelain Inorganic materials 0.000 claims description 11
- 238000000034 method Methods 0.000 claims description 4
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 4
- 238000005476 soldering Methods 0.000 description 3
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 2
- 229910052759 nickel Inorganic materials 0.000 description 2
- 238000004806 packaging method and process Methods 0.000 description 2
- 238000007747 plating Methods 0.000 description 2
- 229910052709 silver Inorganic materials 0.000 description 2
- 229910000679 solder Inorganic materials 0.000 description 2
- 239000000758 substrate Substances 0.000 description 2
- 229910052718 tin Inorganic materials 0.000 description 2
- 239000004743 Polypropylene Substances 0.000 description 1
- PNEYBMLMFCGWSK-UHFFFAOYSA-N aluminium oxide Inorganic materials [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 description 1
- 239000005388 borosilicate glass Substances 0.000 description 1
- 239000002131 composite material Substances 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 239000007772 electrode material Substances 0.000 description 1
- 239000002003 electrode paste Substances 0.000 description 1
- 238000010304 firing Methods 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- -1 polypropylene Polymers 0.000 description 1
- 229920001155 polypropylene Polymers 0.000 description 1
- 229910001925 ruthenium oxide Inorganic materials 0.000 description 1
- WOCIAKWEIIZHES-UHFFFAOYSA-N ruthenium(iv) oxide Chemical compound O=[Ru]=O WOCIAKWEIIZHES-UHFFFAOYSA-N 0.000 description 1
Landscapes
- Details Of Resistors (AREA)
- Apparatuses And Processes For Manufacturing Resistors (AREA)
- Non-Adjustable Resistors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（産業上の利用分野）
本発明は混成集積回路や複合部品の抵抗素子として、あ
るいは印刷配線基板に直接実装するチップ形抵抗器とそ
のｍ進方法に関するものである。
るいは印刷配線基板に直接実装するチップ形抵抗器とそ
のｍ進方法に関するものである。
（従来の技術）
従来のチップ形抵抗器はａ器性の基板の表面に抵抗膜が
形成されており、その基板の両端部において裏面と側面
に抵抗膜に接続される電極を形成したものである。
形成されており、その基板の両端部において裏面と側面
に抵抗膜に接続される電極を形成したものである。
（発明が解決しようとする問題点）
従来のチップ形抵抗器では表と裏の区別があるため、実
装時にチップ形抵抗器を方向を定めてテープ詰めしたり
、マガジン詰めすることが必要となり、実装の工程が複
雑になる。
装時にチップ形抵抗器を方向を定めてテープ詰めしたり
、マガジン詰めすることが必要となり、実装の工程が複
雑になる。
また、生産ラインが連続でないので、製造コストが上昇
する問題もある。
する問題もある。
さらに、抵抗膜が表面に露出しているので、電極にメツ
キを施こすことができず、そのため電極の半田付は性を
向上させることが困難である。
キを施こすことができず、そのため電極の半田付は性を
向上させることが困難である。
本発明のチップ形抵抗器は、抵抗部を内在形にして表と
裏の区別のないチップ形抵抗器を作ることによって、実
装時にバルク化することができるようにするとともに、
−８極にメツキを施こして半口付は性を向上させること
ができるようにすることを目的とする。
裏の区別のないチップ形抵抗器を作ることによって、実
装時にバルク化することができるようにするとともに、
−８極にメツキを施こして半口付は性を向上させること
ができるようにすることを目的とする。
また、本発明の製造方法では、生産ラインを連続化して
製造コストを低下させることを目的とする。
製造コストを低下させることを目的とする。
（問題点を解決するための手段）
本発明のチップ形抵抗器では、その磁器体の内部に抵抗
を設け、磁器体内部の両端部には前記抵抗と接続される
内部電極を設け、磁器体外部の両端部には前記内部電極
に接続される外部電極を形成する。
を設け、磁器体内部の両端部には前記抵抗と接続される
内部電極を設け、磁器体外部の両端部には前記内部電極
に接続される外部電極を形成する。
また、本発明の製造方法では、キャリヤフィルム上に磁
器ペースト層を形成し、その磁器ペースト層上に内部電
極用の導電ペースト層を帯状に複数形成し、前記帯状導
電ペースト層に直交する方向に抵抗ペースト層を帯状に
複数形成し、その上に全面に磁器ペースト層を形成した
後、チップ状に切断して焼成し、チップの両端に外部電
極を形成する。
器ペースト層を形成し、その磁器ペースト層上に内部電
極用の導電ペースト層を帯状に複数形成し、前記帯状導
電ペースト層に直交する方向に抵抗ペースト層を帯状に
複数形成し、その上に全面に磁器ペースト層を形成した
後、チップ状に切断して焼成し、チップの両端に外部電
極を形成する。
（実施例）
第１図及び第２図は本発明の一実施例を表わし、第１図
は第２図におけるＣ−Ｄ線位置での断面図であり、第２
図は第１図におけるＡ−Ｂ線位置での断面図である。
は第２図におけるＣ−Ｄ線位置での断面図であり、第２
図は第１図におけるＡ−Ｂ線位置での断面図である。
２．４は磁器層であり、これらの磁器層２，４に挟まれ
て抵抗層６が形成されている。また、抵抗層６の両端部
には磁器層２，４に挟まれて抵抗層６に接続された内部
電極８．８が形成されている。抵抗ＩＩＪ６の両端と内
部電極８，８の端部は磁器層２，４の両端にまで延び、
磁器層２，４の両端の外部には内部電極８，８と接続さ
れている外部電極１２．１４が形成されている。
て抵抗層６が形成されている。また、抵抗層６の両端部
には磁器層２，４に挟まれて抵抗層６に接続された内部
電極８．８が形成されている。抵抗ＩＩＪ６の両端と内
部電極８，８の端部は磁器層２，４の両端にまで延び、
磁器層２，４の両端の外部には内部電極８，８と接続さ
れている外部電極１２．１４が形成されている。
このチップ形抵抗器では、抵抗層６が磁器層２゜４に挟
まれて内在しているため、表と裏の区別がない、そのた
め外部電極１２．１４にメツキ、例えばニッケルと錫の
メツキ又は半田メツキを施こすことができる。
まれて内在しているため、表と裏の区別がない、そのた
め外部電極１２．１４にメツキ、例えばニッケルと錫の
メツキ又は半田メツキを施こすことができる。
次に、第３図により本発明の製造方法の一実施例を説明
する。
する。
ポリプロピレンなどにてなるキャリヤフィルム２０上に
磁器ペースト層２を全面塗布し、乾燥させる。
磁器ペースト層２を全面塗布し、乾燥させる。
その磁器ペースト層２上に内部電極となる導電ペースト
層８を印刷法により図で縦方向に帯状に塗布し、乾燥さ
せる。
層８を印刷法により図で縦方向に帯状に塗布し、乾燥さ
せる。
次に抵抗ペースト層６を印刷法により導電ペースト層８
と直交する方向、すなわち図では横方向に帯状に塗布し
、乾燥させる。
と直交する方向、すなわち図では横方向に帯状に塗布し
、乾燥させる。
次に抵抗ペースト層６及び導電ペースト層８を付与した
磁器ペースト層全面にさらに磁器ペースト層を塗布する
（図示略）。そして乾燥させる。
磁器ペースト層全面にさらに磁器ペースト層を塗布する
（図示略）。そして乾燥させる。
このようにしてキャリヤフィルム２ｏ上に磁器ペースト
層２、導電ペースト層８、抵抗ペースト層６及び磁器ペ
ースト層を積層したものを、記号２２で示されるように
、縦方向に関しては導電ペースト層８上を、横方向に関
しては抵抗ペースト層６の間の部分を切断し、チップ状
にする。そしてこのように切断されたチップを焼成する
。その後、必要により研磨バレルに入れて角を取る。な
お、キャリヤフィルム２０は積層体の切断前に剥離して
もよく、キャリヤフィルム２ｏをつけたまま焼成しても
よい、キャリヤフィルム２ｏは焼成中になくなる。
層２、導電ペースト層８、抵抗ペースト層６及び磁器ペ
ースト層を積層したものを、記号２２で示されるように
、縦方向に関しては導電ペースト層８上を、横方向に関
しては抵抗ペースト層６の間の部分を切断し、チップ状
にする。そしてこのように切断されたチップを焼成する
。その後、必要により研磨バレルに入れて角を取る。な
お、キャリヤフィルム２０は積層体の切断前に剥離して
もよく、キャリヤフィルム２ｏをつけたまま焼成しても
よい、キャリヤフィルム２ｏは焼成中になくなる。
その後、第１図及び第２図に示されるようにチップの両
端に外部電極のための電極ペーストを塗布して乾燥させ
、焼成して電極１２．１４とする。
端に外部電極のための電極ペーストを塗布して乾燥させ
、焼成して電極１２．１４とする。
外部電極１２．１４の半田付は性を向上させるために、
必要により電極１２．１４にメツキ、例えばニッケルと
錫のメツキ又は半田メツキを行なう。
必要により電極１２．１４にメツキ、例えばニッケルと
錫のメツキ又は半田メツキを行なう。
磁器層２及び４としては通常使用されているアルミナ磁
器を使用することができる。抵抗６としては、例えば酸
化ルテニウムとホウ硅酸鉛ガラスを主体とした抵抗ペー
ストを使用することができる。内部電極８及び外部電極
１２．１４としては通常の電極材料であるＡｇ又はＡｇ
−Ｐｄを使用することができる。
器を使用することができる。抵抗６としては、例えば酸
化ルテニウムとホウ硅酸鉛ガラスを主体とした抵抗ペー
ストを使用することができる。内部電極８及び外部電極
１２．１４としては通常の電極材料であるＡｇ又はＡｇ
−Ｐｄを使用することができる。
磁器５２，４は厚みを大きくするために多層枯造にして
もよい。
もよい。
（発明の効果）
本発明のチップ形抵抗器ではチップの表と裏の区別がな
くなるので、実装時にバルク化することができ、実装コ
ストが低下する。
くなるので、実装時にバルク化することができ、実装コ
ストが低下する。
抵抗が内部に密閉されるので、湿度による抵抗の変化が
なくなる。
なくなる。
抵抗が内部に密閉され露出しなくなるので、外部電極に
メツキを施こすことが可能となり、電極の半田付は性を
飛躇的に向上させることができる。
メツキを施こすことが可能となり、電極の半田付は性を
飛躇的に向上させることができる。
また、本発明の製造方法では、キャリヤフィルム上に磁
器層、電極、抵抗及び磁器層を積層して連続的に製造す
るので、生産ラインが連続化され、製造コストが低下す
る。
器層、電極、抵抗及び磁器層を積層して連続的に製造す
るので、生産ラインが連続化され、製造コストが低下す
る。
第１図及び第２図は本発明の一実施例を表わし、第１図
は第２図におけるＣ−Ｄ線位置での断面図であり、第２
図は第１図におけるＡ−Ｂ線位置での断面図、第３図は
本発明の製造方法を示す平面図である。 ２．４・・・・・・磁器層、 ６・・・・・抵抗、 ８・・・・・・内部電極、 １２．１４・・・・・・外部電極。 ２０・・・・・・キャリヤフィルム。
は第２図におけるＣ−Ｄ線位置での断面図であり、第２
図は第１図におけるＡ−Ｂ線位置での断面図、第３図は
本発明の製造方法を示す平面図である。 ２．４・・・・・・磁器層、 ６・・・・・抵抗、 ８・・・・・・内部電極、 １２．１４・・・・・・外部電極。 ２０・・・・・・キャリヤフィルム。
Claims (2)
- （１）磁器体の内部に抵抗を設け、磁器体内部の両端部
には前記抵抗と接続される内部電極を設け、磁器体外部
の両端部には前記内部電極に接続される外部電極を形成
したチップ形抵抗器。 - （２）キャリヤフィルム上に磁器ペースト層を形成し、
その磁器ペースト層上に内部電極用の導電ペースト層を
帯状に複数形成し、前記帯状導電ペースト層に直交する
方向に抵抗ペースト層を帯状に複数形成し、その上に全
面に磁器ペースト層を形成した後、チップ状に切断して
焼成し、チップの両端に外部電極を形成するチップ形抵
抗器の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61181759A JPS6337601A (ja) | 1986-07-31 | 1986-07-31 | チツプ形抵抗器及びその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61181759A JPS6337601A (ja) | 1986-07-31 | 1986-07-31 | チツプ形抵抗器及びその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6337601A true JPS6337601A (ja) | 1988-02-18 |
Family
ID=16106390
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61181759A Pending JPS6337601A (ja) | 1986-07-31 | 1986-07-31 | チツプ形抵抗器及びその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6337601A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04130702A (ja) * | 1990-09-21 | 1992-05-01 | Taiyo Yuden Co Ltd | チップ型サーミスタ及びその製法 |
-
1986
- 1986-07-31 JP JP61181759A patent/JPS6337601A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04130702A (ja) * | 1990-09-21 | 1992-05-01 | Taiyo Yuden Co Ltd | チップ型サーミスタ及びその製法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP7382451B2 (ja) | チップ抵抗器 | |
| JPS6337601A (ja) | チツプ形抵抗器及びその製造方法 | |
| US4756928A (en) | Method of forming electrodes of an electronic component of chip type for connecting to the external | |
| JPH08316002A (ja) | 電子部品及び複合電子部品 | |
| JP3231370B2 (ja) | 角形チップ抵抗器の製造方法 | |
| JPH0521204A (ja) | 角形チツプ抵抗器およびその製造方法 | |
| JPH0563007B2 (ja) | ||
| CN214847970U (zh) | 一种具有新型薄膜电极图案的贴片式电子元件 | |
| JP3248294B2 (ja) | チップインダクタ及びその製造方法 | |
| JP2003068505A (ja) | チップ抵抗器およびその製造方法 | |
| JPS5827302A (ja) | 抵抗を含むチツプ形素子 | |
| JPS6214668Y2 (ja) | ||
| JP3097877B2 (ja) | 多層回路基板 | |
| JPH0945830A (ja) | チップ状電子部品 | |
| JP3159440B2 (ja) | 角形チップ抵抗器 | |
| JP2728583B2 (ja) | 半導体素子収納用パッケージの製造方法 | |
| JPS6333288B2 (ja) | ||
| JPH0513201A (ja) | 角形チツプ抵抗器 | |
| JPS63155694A (ja) | 多層複合セラミツク基板の製造方法 | |
| JPS62169301A (ja) | 厚膜抵抗体の温度係数調整方法 | |
| JPH04223301A (ja) | 角形チップ抵抗器 | |
| JPH0653004A (ja) | 角形チップ抵抗器およびその製造方法 | |
| JPH01289201A (ja) | チップ抵抗器とその製造方法 | |
| WO2024142679A1 (ja) | 積層セラミックコンデンサ | |
| JPH062243Y2 (ja) | チツプ抵抗 |