JPS6338263A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPS6338263A JPS6338263A JP61183624A JP18362486A JPS6338263A JP S6338263 A JPS6338263 A JP S6338263A JP 61183624 A JP61183624 A JP 61183624A JP 18362486 A JP18362486 A JP 18362486A JP S6338263 A JPS6338263 A JP S6338263A
- Authority
- JP
- Japan
- Prior art keywords
- film
- etched
- selectively
- silicon film
- selectively etched
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Semiconductor Memories (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は半導体装置に係シ、特にトランジスタ部のゲー
ト電極の構造に関する。
ト電極の構造に関する。
従来では、第１１図に示すように、−導電域の半導体基
板２１に、選択的に不純物拡散１＃ ２２ ’（ｒ形成
しζらに一導電型の半導体基イル２１の主表面に酸化膜
２３を付し、その上に金属薄ＭｔＪ２４を付し、容量部
及びゲートＩＴｆ極部を形成していた。
板２１に、選択的に不純物拡散１＃ ２２ ’（ｒ形成
しζらに一導電型の半導体基イル２１の主表面に酸化膜
２３を付し、その上に金属薄ＭｔＪ２４を付し、容量部
及びゲートＩＴｆ極部を形成していた。
前述した従来技術では、トランジスタ素子のンース・ド
レイン・ゲート電極を横にならべ、平面的に構成してお
シ、半導体装置の容１部も適！＆−に確保せねばならず
、１個のトランジスタ及び容量部の占める面積をさらに
縮小するのはむずかしい。
レイン・ゲート電極を横にならべ、平面的に構成してお
シ、半導体装置の容１部も適！＆−に確保せねばならず
、１個のトランジスタ及び容量部の占める面積をさらに
縮小するのはむずかしい。
本発明の目的は、前記問題小が解決さ第１．トランジス
タ及び容量部の占める面積を縮小できるようにした半導
体装置を提供することＫある。
タ及び容量部の占める面積を縮小できるようにした半導
体装置を提供することＫある。
本発明の半導体装置の構成は、半導体基板の主表面に金
ｋＩ４薄膜を付し、この金属薄膜上にトランジスタ素子
のソース部分・ゲート部分・ドレイン部分を縦方向に形
成し、６１１記各部分が前記半導体基板上に対し垂直方
向に位置（、ていることを性徴とする。
ｋＩ４薄膜を付し、この金属薄膜上にトランジスタ素子
のソース部分・ゲート部分・ドレイン部分を縦方向に形
成し、６１１記各部分が前記半導体基板上に対し垂直方
向に位置（、ていることを性徴とする。
次に本発明を図面を参照し々から詳細に第９明する。
第１図乃至第１０図は本発明の実施例の半導体装置を工
程順に示す断面図である。本実施例の半導体装置は、ま
ず第１図に示すように、Ｐ型半導体基板１に酸化膜２を
形成し、次にリンドープ多結晶シリコン膜３を形成し、
その上に酸化膜４を形成し、さらに単結晶シリコン膜５
を形成し、選択的に不純物ヒ素、ボロンを注入し、拡散
層１４を形成する。
程順に示す断面図である。本実施例の半導体装置は、ま
ず第１図に示すように、Ｐ型半導体基板１に酸化膜２を
形成し、次にリンドープ多結晶シリコン膜３を形成し、
その上に酸化膜４を形成し、さらに単結晶シリコン膜５
を形成し、選択的に不純物ヒ素、ボロンを注入し、拡散
層１４を形成する。
次に、第２図に示すように、選択的に半導体基板１まで
エツチングし、溝６を形成し、溝６の内面及び半導体基
板表面に酸化膜７を形成する。次に、第３図に示すよう
に、酸化膜７を選択的にエツチングし、ボロンドープ単
結晶シリコン膜を形成し、エッチバックし、半導体基板
１までの導通部８を形成する。次に、第４図に示すよう
に、選択的に酸化膜７をエツチングし、開孔部１９を設
け、単結晶シリコン膜９を形成する。
エツチングし、溝６を形成し、溝６の内面及び半導体基
板表面に酸化膜７を形成する。次に、第３図に示すよう
に、酸化膜７を選択的にエツチングし、ボロンドープ単
結晶シリコン膜を形成し、エッチバックし、半導体基板
１までの導通部８を形成する。次に、第４図に示すよう
に、選択的に酸化膜７をエツチングし、開孔部１９を設
け、単結晶シリコン膜９を形成する。
次に、第５図に示すように、単結晶シリコン膜９を選択
的にエツチングし選択的に不純物ボロンを注入し、拡散
層１５を形成し、酸化膜１０を成長する。次に、第６図
に示すように、酸化膜１０をエツチングし、次に選択的
にエツチングし、溝１６を形成する。
的にエツチングし選択的に不純物ボロンを注入し、拡散
層１５を形成し、酸化膜１０を成長する。次に、第６図
に示すように、酸化膜１０をエツチングし、次に選択的
にエツチングし、溝１６を形成する。
次に、第７図に示すように、リンドープ多結晶シリコン
膜を形成し、エッチバックしてゲート電極１１を形成す
る。次に、第８図に示すように。
膜を形成し、エッチバックしてゲート電極１１を形成す
る。次に、第８図に示すように。
全面に酸化膜１２を形成し、選択的にエツチングし、開
孔部１７を形成する。次に、第９図、第１０図に示すよ
うに、単結晶シリコン膜１３を形成し。
孔部１７を形成する。次に、第９図、第１０図に示すよ
うに、単結晶シリコン膜１３を形成し。
選択的に不純物ヒ素ポロンを注入し、拡散層１８を形成
する。
する。
尚、本実施例において、容量部となる全域薄膜を示した
が、これが必要でない場合もある。
が、これが必要でない場合もある。
以上謂明したように、本発明によれば、トランジスタ素
子のソース・ドレイン・ゲート電極が縦に並んでおり、
トランジスタ部占有面積を小さくでき、高い集積度が得
られるという効果がある。
子のソース・ドレイン・ゲート電極が縦に並んでおり、
トランジスタ部占有面積を小さくでき、高い集積度が得
られるという効果がある。
第１図乃至第９図は本発明の一実施例の半導体装置を工
程順に示す断面図、第１０図は第９図のＡ −Ａ’＆ｌ
に沿って切断して上から見た断面図、第１１図は従来の
半導体装置を示す断面図である。 １・・・・・・Ｐ型半導体基板％ ２． ４． ７．
１０・・・・・・酸化膜、３・・・・・・リンドープ多
結晶シリコン膜、５゜９．１３・・・・・・単結晶シリ
コン膜％ ８・・・・・・チャンネル−基板導通部、１
１・・・・・・ゲート電極、６．１６・・・・・・溝、
１７．１９・・・・・・開孔部、１４．１５゜Ｊ８・・
・・・・不純物拡散層。
程順に示す断面図、第１０図は第９図のＡ −Ａ’＆ｌ
に沿って切断して上から見た断面図、第１１図は従来の
半導体装置を示す断面図である。 １・・・・・・Ｐ型半導体基板％ ２． ４． ７．
１０・・・・・・酸化膜、３・・・・・・リンドープ多
結晶シリコン膜、５゜９．１３・・・・・・単結晶シリ
コン膜％ ８・・・・・・チャンネル−基板導通部、１
１・・・・・・ゲート電極、６．１６・・・・・・溝、
１７．１９・・・・・・開孔部、１４．１５゜Ｊ８・・
・・・・不純物拡散層。
Claims (1)
- 半導体基板の主表面に金属薄膜を付し、前記金属薄膜
上にトランジスタ素子のソース部分・ゲート部分・ドレ
イン部分を縦方向に形成し、前記各部分が前記半導体基
板上に対し垂直方向に位置していることを特徴とする半
導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61183624A JPS6338263A (ja) | 1986-08-04 | 1986-08-04 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61183624A JPS6338263A (ja) | 1986-08-04 | 1986-08-04 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6338263A true JPS6338263A (ja) | 1988-02-18 |
Family
ID=16139027
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61183624A Pending JPS6338263A (ja) | 1986-08-04 | 1986-08-04 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6338263A (ja) |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5186980A (ja) * | 1975-01-29 | 1976-07-30 | Nippon Electric Co | |
| JPS5835979A (ja) * | 1981-08-28 | 1983-03-02 | Matsushita Electric Ind Co Ltd | 半導体装置 |
| JPS5935463A (ja) * | 1982-08-24 | 1984-02-27 | Toshiba Corp | 相補型ｍｏｓ半導体装置及びその製造方法 |
| JPS59138367A (ja) * | 1983-01-28 | 1984-08-08 | Sony Corp | 半導体装置 |
| JPS61292371A (ja) * | 1985-06-19 | 1986-12-23 | Nec Corp | 半導体装置 |
-
1986
- 1986-08-04 JP JP61183624A patent/JPS6338263A/ja active Pending
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5186980A (ja) * | 1975-01-29 | 1976-07-30 | Nippon Electric Co | |
| JPS5835979A (ja) * | 1981-08-28 | 1983-03-02 | Matsushita Electric Ind Co Ltd | 半導体装置 |
| JPS5935463A (ja) * | 1982-08-24 | 1984-02-27 | Toshiba Corp | 相補型ｍｏｓ半導体装置及びその製造方法 |
| JPS59138367A (ja) * | 1983-01-28 | 1984-08-08 | Sony Corp | 半導体装置 |
| JPS61292371A (ja) * | 1985-06-19 | 1986-12-23 | Nec Corp | 半導体装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH01102955A (ja) | Ｍｏｓ型半導体記憶回路装置 | |
| JPH05315620A (ja) | 半導体装置およびその製造法 | |
| KR920017279A (ko) | Mos형 반도체장치 및 그 제조방법 | |
| JPS6113661A (ja) | 半導体装置およびその製造方法 | |
| JPS60186053A (ja) | 薄膜相補型ｍｏｓ回路 | |
| JPS62174968A (ja) | 半導体装置 | |
| JPS5928368A (ja) | 半導体容量素子 | |
| JPS63278273A (ja) | 半導体装置 | |
| JPS63177566A (ja) | 電界効果トランジスタ | |
| JPH02137255A (ja) | 半導体集積回路 | |
| JPS62159468A (ja) | 半導体装置 | |
| JPH01207977A (ja) | 半導体装置 | |
| JPS60229373A (ja) | 半導体装置 | |
| JPS60136377A (ja) | 絶縁ゲ−ト半導体装置の製造法 | |
| JPH01194364A (ja) | 縦型高耐圧半導体装置 | |
| JPS5814574A (ja) | Ｍｏｓ電界効果トランジスタ | |
| JPS62105473A (ja) | 半導体装置 | |
| JPH0567778A (ja) | トランジスタ | |
| JPH05166832A (ja) | 高耐圧トランジスタおよびその製造方法 | |
| JPS59108362A (ja) | 半導体装置 | |
| JPH03151644A (ja) | Ｍｏｓトランジスタおよびその製造方法 | |
| JPS63124570A (ja) | Ｍｏｓ型半導体装置 | |
| JPH10190010A (ja) | 半導体装置 | |
| JPH08213473A (ja) | 半導体集積回路装置及びその製造方法 | |
| JPS60219761A (ja) | 半導体装置の製造方法 |