JPS6340424A - フレ−ム同期回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔概要〕 パルススタッフ同期方式を用いるνＩ置に、）旨Ｊろフ
レーム同月回路において、同量／ＩＩ同門の判定を、フ
レームパターンとスタッ制御側ヒ／１・の両者を用いて
行うように構成することにより、凝似同！Ｊｊ確率を小
さくすることを可能とと７でいる。

〔産業上の利用分野〕

本発明はフレーノ、　同ｊｌＪ１回ｓｈ、　４Ｂ＝パル
ススクソフ同１０１方式を採用するディジクル多重変換
焚置等に用いるフレーム同１（１１回路に関するもので
ある。

ディジタル通信におけるフレー１、同期方式では。

所定のフレームパターンによって、フレーム同期をとっ
ている。フレーム中のデータに１　フレーノ、パターン
と同しパターンが規則的に現れると、いわゆる擬似同期
状態に入ることがある。この擬似同期確率を小さくする
ことが望まれる。

〔従来の技術〕

第４図は一般的なフレーム構成の例、第５図は従来のフ
レーム同期回路の例を示す。

４チヤネル（ＣＨ）の時分割多重化ディジタル通信にお
けるフレーム構成は１例えば第４図に示すようになって
いる。信号は、　　Ｉ、　　ＩＴ、　ｎＴ、・・・の順
で送信される。第１フレームパターンＦ、は。

“１１００”であり、第２フレームパターンＦ２は、“
００１１″である。Ｓ、は、ＣＨｉのｊ岳目のスタッフ
制御ピントである。スクソフ有りのときには＋　　Ｓ＋
＋＋　　Ｓｉ２＋　　Ｓｔ：＋が、ずべて“１″とされ
、スタッフ無しのときには、　　Ｓｔ、、　　Ｓｉｚ、
　　３．３が、すべて“０”で送信される。空欄部分は
。

データビットである。

受信側において、　　Ｓｔ、、　　Ｓｒ□、Ｓ、３のう
ち、少なくとも２つが“１″である場合には、Ｊ、はス
タッフパルスとして処理され、それ以外の場合には、Ｊ
、ば有効なディジタル信号として扱われる。

第５図は、従来のフレーム同期回路の例である。

図中、１０はフレームパターン検出回路、１１は同期回
路、１２はフレームカウンタ、１３は同期保護回路を表
す。

受信したディジタル信号から、フレームパターン検出回
路１０でフレームパターンを検出し、その出力を用いて
、同期回路１１によりフレームカウンタ１２を制御し、
フレー１、同期をとる。

同期保護回路１３は１ｍフレーム連続してフレーム同期
外れを検出した場合、非同期状態と判定する。これによ
り、前方保護状態から、フレー１、カウンタ１２を制御
するハンチング状態へ移行し。

フレーム同期をとる。次に、ｎフレーム連続してフレー
ム同期がとれたとき、同期状態と判定し。

後方保護状態から前方保護状態へ移行する。なお。

上記ｍ、ｎは、設計によって定められる整数であ〔発明
が解決しようとする問題点〕 上記従来の回路では、フレート同期にあたっ”ζ。

フレームパターンだけを監視しているため、擬似同期確
率が高く、誤って後方保護状態から、前方保護状態へ移
行するおそれがある。

本発明は上記問題点の解決を図り、擬似同期確率を小さ
くシ、誤って後方保護状態から前方保護状態へ移行する
おそれを少なくすることを目的としている。

〔問題点を解決するための手段〕

第１図は本発明の原理ブロック図を示す。

第１図において、１０はディジタル信号から所定のフレ
ームパターンを検出するフレームパターン検出回路、１
１は同期回路、１２はフレーＪ、周期毎にフレームパル
スを発生するフレームカウンタ、１３は同期／非同期状
態を判定する同期保護回路、１４はチャネル毎の１フレ
ーム内におけるスタッフ制御ビットの一致を検出するス
タッフ制御ビット一致検出回路を表す。

スタッフ制御ビットは、フレーム中の所定の位置に設定
される。スタッフ制御ビット一致検出回路１４は、フレ
ームカウンタ１２からのタイミングパルスによって、受
信ディジタル信号からそのスタッフ制御ビットＳ８．を
分離し、１フレーム中のチャネル毎のスタッフ制御ビッ
トＳ　ｉ　Ｉ　＋　　Ｓ　ｉ　Ｚ　＋Ｓｉ３の一致を検
出する。

同期保護回路１３は、少なくとも後方保護状態から前方
保護状態への移行を判定するにあたって。

同期回路１１およびスタッフ制御ビット一致検出回路１
４の双方の出力を用いるようにされる。即ち２本発明で
は、フレームパターンが９回連続して検出されることを
、前方保護状態への移行条件とするだけでなく、各対応
するスタッフ制御ビットが、９回連続して一致すること
も、前方保護状態への移行条件とされる。

〔作用〕

パルススタッフ同期方式では、同じ値を持つスタッフ市
Ｉｆｆ卸ヒソＩ−３，，，Ｓｉ２．　３ｔａが、フ１ノ
ーム中の所定の位置に絹み込まれている。本発明は。

このスタッフ制ｉ’ｌｆｌピッ１−をフレーム同期に利
用することに着目したもので、これにより、１疑似間期
確率を小さくしている。

即ち、フレームパターン検出回路１０によって検出され
たフレームパターンが３本来のフレートパターンではな
く、偶然にデータ中に現れたパターンである場合、そこ
を基【Ｖとして得られたスタッフ制御ビットは１通常の
データの一部であ−、′ζ。

実際のスタッフ制御ピッ１へとは異なる。そのため２こ
の場合、各スタッフ制御ヒソＩ’　Ｓ　；　＋　、　　
Ｓ　ｒ□、Ｓ□３が一致する確率は極めて小さい。一方
、フレームパターン検出回路１０によって検出されたフ
レームパターンが２本来のフレームパターンである場合
には、各スタッフ制御ビットＳ、、、　　Ｓ、２．　　
Ｓ１３ば同し値を持ち、一致する。従って、フレームパ
ターンだけでなく、スタッフ制御ヒソＩ・の一致につい
ても、後方保護状態から前方保護状態−・の移行条件と
すれば、誤って擬似同期状態に入ることがなくなる。

〔実施例〕

第２図は本発明に係るスタッフ制御ビット一致検出回路
の例、第３図は本発明に係る同１υ１保護回路の例を示
す。

第１図に示すフレームパターン検出回路１０゜同１！１
１回路１１．フレームカウンタ１２ば、第５図に示す従
来のフレーム同期回路と同様であるので。

その内部についての詳細な説明は省略する。

スタッフ制御ビット一致検出回路１４は１例えば第２図
に示すようになっている。同図において。

２０ないし２２はフリップフロップ、２３はＣＨ１スタ
ッフ制御ビット−数構山部、２４はＣＩ（２スタッフ制
御ピッｌ−数構山部、２５はＣＨ３スタッフ制御ビット
−数構山部、２６はＣＨ４スタッフ制御ヒツト−数構山
部、ＡＩないしＡ７はアンド回路、０１ばオア回路１′
１″ヨないし′ｒ４はタイミングパルスを表す。

フレームカウンター２は、スタッフ制御ヒントの位置で
、タイミングパルスＴ１〜Ｔ４を順次出力する。各パル
スＴ　＋、　Ｔ　２．　”「３．　Ｔ　４は、各ＣＨ１
〜ＣＨ４のスタッフ制御ビットに対応して発せられる。

タイミングパルスＴ、により、ＣＨＩのスタッフ制御ピ
ントは、アンド回路Ａ１を介して、フリップフロップ２
０，２１．２２に順次取り込まれる。フリップフロップ
２２が、スタッフ制御ビットＳＩＩの値を保持するとき
、フリップフロップ２１は、スタッフ制御ピッｌ−３＋
□の値を保持し、フリップフロップ の値を保持する。

これらの値が，すべて“１゛か，またはすべて“０”で
あって、一致するときに，オア回路０１の出力は，１”
になる。他のチャネルに月するスタッフ制御ビット−数
構山部２４，２５．２［ｉについても同様である。これ
らの出力が，すべて１″である場合に，アンド回路Ａ７
を介して。

一致信号を同期保護回路１３へ出力する。

なお、ＣＨｌスタッフ制御ビット−数構山部２３、ＣＩ
−１２スタッフ制御ピッ１−数構山部２４。

・・・・・・の出力のずべてが“１”である場合に限ら
す２例えば４出力のうらの少なくとも３以上の出力が“
１”である場合に．スタッフ制御ヒントか一ＪＩ＆する
ものとして，一致信号を出力するようにしてもよい。

第３図は，第１図に示す同１υ１保護回路１３のうし本
発明に関連する部分の回路例を示している。

図中．３１ないし３Ｇはフリップフロップ，Ａ１０ない
しＡ１３はアンド回路を表す。

第３図において，一点鎖線で囲んだ部分の回路が，本発
明に関連して追加された回路である。フリップフロップ
３０〜３６は，第１図図示フレームカウンタ１２がフレ
ーム周ｊＪ］　４ｒｆに出力するクロックで動作する。

第１図図示スタッフ制御ヒツト一致検出回路１４が出力
する一致信号は，フレーＪ、周期のクロックによって，
順次．ｎ段に接続されたフリソブフロソプ３０〜３２に
保持される。これらの出力のすべてが“１”である場合
に、アン１′回路ＡＩＯの出力が“１　”になる。即ら
、ｎフレーム連続して、スタッフ制御ビットが一致する
ときに、アンド回路ＡＩＯの出力が“１″になる。

フリップフロップ３３〜３６は、フレームパターン検出
による同期信号を、順次保持する。このうち、最初のｎ
個のフリップフロップ３３〜３５の出力が１゛である場
合に、アンド回路ＡＩ’１の出力が“１°゛となる。

アンド回路ＡＩＯの出力と、アンド回路Ａｌｌの出力が
共に“１”である場合に、アンド回路１２の出力によっ
て、後方保護状態から前方保護状態へ移行する信号が出
力される。

なお１ｍ段に接続されたフリップフロップ３３〜３６が
すべて“０″を保持するとき、アンド回路１３の出力が
“１”となり３前方保護状態からハンチング状態へ移行
する信号が出力される。

以上のように１本実施例によれば、第１図に示□　す同
期回路１１の出力が９ｍフレーム連続して非同期状態を
示したときに、非同期状態と判定され。

ハンチング状態へ移行する。次に、同期回路１１の出力
が最初に同期状態を示した後、さらに同期回路１１の出
力が同期状態をｎフレーム連続して示し、かつスタッフ
制御ビット一致検出回路１４の出力が、スタッフ制御ビ
ットの一致をｎフレーム連続して示したときに、後方保
護状態から前方保護状態へ移行する。即ち、非同期状態
の判定には、フレームパターンの不検出だけが条件とし
て用いられ、同期状態の判定には、フレームパターンの
検出の他に、ｌフレーム中のスタッフ制御ビットのＣＨ
毎の一致検出についても条件として用いられる。なお、
検出回数の闇値ｍ、ｎは、設計によって任意に定めてよ
い。

例えば、第４図に示すフレーム構成の場合、フレームパ
ターンだけを監視する従来回路では、非同期状態である
にもかかわらず、誤ってフレームパターンを検出する確
率は、ディジタル信号のマーク率を１／２とすると、　
　（１／２）　８となる。

これに対し２本実施例では、正しくないスタッフ制御ビ
ットＳ　ｉｌ＋　　Ｓ　ｉ２＋　　Ｓ　ｒ＊がずべて“
１゛になる確率が１／８．すべて“０”になる確率が１
／８であるので、ＩＣ１１について一致する確率は１／
４である。これから、全ＣＨについて、スタッフ制御ビ
ットが一致する確率は、　　（１／４）４　となる。従
って、誤ってフレーｌ、を検出する確率は。

（１／２）　８Ｘ　（１／４）’となって、従来回路に
比べて、極めて小さくなる。

〔発明の効果〕

以上説明したように９本発明によれば、スタッフ制御ビ
ットの一致が、フレーム同期の条件に用いられるので、
擬似同期を起こす確率を小さくすることができる。従っ
て、誤って後方保護状態から前方保護状態へ移行するこ
とが少なくなる。

【図面の簡単な説明】

第１図は本発明の原理ブロック図、第２図は本発明に係
るスタッフ制御ビット一致検出回路の例。 第３図は本発明に係る同期保護回路の例、第４図は一般
的なフレーム構成の例、第５図は従来のフレーム同期回
路の例を示す。 図中、１０はフレームパターン検出回路、１１は同期回
路、１２はフレーム力うンタ、１３ば同期保護回路、１
４はスタッフ制御ビット一致検出回路を表す。

Claims (1)

1. 【特許請求の範囲】 パルススタッフ同期方式を用いる装置におけるフレーム
   同期回路において、 ディジタル信号からフレームパターンを検出するフレー
   ムパターン検出回路（１０）と、 フレーム周期毎にフレームパルスを発生するフレームカ
   ウンタ（１２）と、 上記フレームパターン検出回路（１０）の出力を用いて
   上記フレームカウンタ（１２）を制御する同期回路（１
   １）と、 スタッフ制御ビットを分離し、チャネル毎の１フレーム
   内におけるスタッフ制御ビットの一致を検出するスタッ
   フ制御ビット一致検出回路（１４）と、上記同期回路（
   １１）の出力および上記スタッフ制御ビット一致検出回
   路（１４）の出力に基づいて、同期／非同期状態を判定
   する同期保護回路（１３）とを備え、 少なくとも後方保護状態から前方保護状態への移行にあ
   たって、上記同期回路（１１）および上記スタッフ制御
   ビット一致検出回路（１４）の双方の出力を用いるよう
   にしたことを特徴とするフレーム同期回路。