JPS634706B2 - - Google Patents
Info
- Publication number
- JPS634706B2 JPS634706B2 JP55167489A JP16748980A JPS634706B2 JP S634706 B2 JPS634706 B2 JP S634706B2 JP 55167489 A JP55167489 A JP 55167489A JP 16748980 A JP16748980 A JP 16748980A JP S634706 B2 JPS634706 B2 JP S634706B2
- Authority
- JP
- Japan
- Prior art keywords
- package
- melting point
- low melting
- brazing material
- alloy
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W95/00—Packaging processes not covered by the other groups of this subclass
Landscapes
- Lead Frames For Integrated Circuits (AREA)
Description
【発明の詳細な説明】
本発明は、パツケージ内に半導体チツプを搭載
して、蓋部材を枠状の低融点ろう材を介してろう
付けして気密封止する半導体装置の製造方法に関
するものである。
して、蓋部材を枠状の低融点ろう材を介してろう
付けして気密封止する半導体装置の製造方法に関
するものである。
第１図はデユアル・イン・ライン（DIT）タイ
プのセラミツクパツケージの組立て工程を説明す
るための斜視図である。第２図はその完成断面図
である。
プのセラミツクパツケージの組立て工程を説明す
るための斜視図である。第２図はその完成断面図
である。
１はセラミツクよりなるパツケージ、２は外部
リード端子で、内部のチツプ搭載面３に半導体チ
ツプ１０を搭載し、ワイヤー１１等を介して外部
リード端子２に導通される。そして通常は、半導
体チツプ１０をパツケージ１の中に気密封止する
ために、パツケージ１の窓部４の周囲にろう材に
ぬれやすい金属メタライズ層５を形成しておき、
パツケージ１全体を加熱した状態で、枠状の低融
点ろう材６を金属メタライズ層５の上にのせると
共に、その上から蓋部材７をのせ、荷重をかける
ことによりろう付けしている。金属メタライズ層
５はその最上層が例えば金メツキなどが使用され
る。また枠状の低融点ろう材６は、例えばPb―
Sb合金等のはんだが使用される。
リード端子で、内部のチツプ搭載面３に半導体チ
ツプ１０を搭載し、ワイヤー１１等を介して外部
リード端子２に導通される。そして通常は、半導
体チツプ１０をパツケージ１の中に気密封止する
ために、パツケージ１の窓部４の周囲にろう材に
ぬれやすい金属メタライズ層５を形成しておき、
パツケージ１全体を加熱した状態で、枠状の低融
点ろう材６を金属メタライズ層５の上にのせると
共に、その上から蓋部材７をのせ、荷重をかける
ことによりろう付けしている。金属メタライズ層
５はその最上層が例えば金メツキなどが使用され
る。また枠状の低融点ろう材６は、例えばPb―
Sb合金等のはんだが使用される。
ところで上記枠状の低融点ろう材６は通常軟く
取扱いにくい。そのため上記の工程でろう材６を
ピンセツト等により取扱う時、その軟さのため著
しく作業性が低下するという問題があつた。
取扱いにくい。そのため上記の工程でろう材６を
ピンセツト等により取扱う時、その軟さのため著
しく作業性が低下するという問題があつた。
本発明は上記従来の欠点を除去するもので、ろ
う材を硬化せしめて、その取扱いを容易にするこ
とを目的とするもので、その特徴は、パツケージ
内に半導体チツプを搭載し、蓋部材を低融点ろう
材を介して該パツケージにろう付けして気密封止
した半導体装置の製造方法において、該低融点ろ
う材に還元雰囲気中で該低融点ろう材の融点以下
の温度の加熱処理を施こす工程、該低融点ろう材
を該パツケージと蓋部材の間に介在させてろう付
けする工程を有することにある。
う材を硬化せしめて、その取扱いを容易にするこ
とを目的とするもので、その特徴は、パツケージ
内に半導体チツプを搭載し、蓋部材を低融点ろう
材を介して該パツケージにろう付けして気密封止
した半導体装置の製造方法において、該低融点ろ
う材に還元雰囲気中で該低融点ろう材の融点以下
の温度の加熱処理を施こす工程、該低融点ろう材
を該パツケージと蓋部材の間に介在させてろう付
けする工程を有することにある。
以下、本発明の一実施例を図面に従つて詳細に
説明する。
説明する。
本実施例では、低融点ろう材６としてPb―Sn
合金（Pbは90重量％、Snは10重量％）について
行なつた。このPb―Sn合金は融点が約300℃であ
るため、加熱処理のピーク温度を280〜290℃程度
にし、また還元雰囲気としてコンベア炉内にH2
ガスをそれぞれ20／分、40／分程度供給して
ガスの比が１：２程度になるようにした。そして
Pb―Sn合金よりなるテープを用意してきて、Fe
―Ni合金板の様にPb―Sn合金と容易に反応しな
いような金属板上にのせて、前述の加熱処理を施
こした。
合金（Pbは90重量％、Snは10重量％）について
行なつた。このPb―Sn合金は融点が約300℃であ
るため、加熱処理のピーク温度を280〜290℃程度
にし、また還元雰囲気としてコンベア炉内にH2
ガスをそれぞれ20／分、40／分程度供給して
ガスの比が１：２程度になるようにした。そして
Pb―Sn合金よりなるテープを用意してきて、Fe
―Ni合金板の様にPb―Sn合金と容易に反応しな
いような金属板上にのせて、前述の加熱処理を施
こした。
こうすることによりPb―Sn合金を硬く変質さ
せることができた。前記加熱処理は250℃以上の
状態が３〜８分程度続くようにし、その前後は
徐々に温度が変わるようにした。
せることができた。前記加熱処理は250℃以上の
状態が３〜８分程度続くようにし、その前後は
徐々に温度が変わるようにした。
このようにして硬くなつたテープ状のPb―Sn
合金を、第１図に示すｂの如き枠状の形状に打抜
く。その後の工程は前述の従来例と同様である。
合金を、第１図に示すｂの如き枠状の形状に打抜
く。その後の工程は前述の従来例と同様である。
低融点ろう材として他に、Pb―In合金、Pb―
Sn―Ag合金、Pb―Sn―In合金等についても同様
にして行なえる。
Sn―Ag合金、Pb―Sn―In合金等についても同様
にして行なえる。
この様にして硬化せしめれば、ピンセツト等に
よる取扱いが容易になり作業性が上る。
よる取扱いが容易になり作業性が上る。
以上説明した様に本発明によれば、枠状のろう
材の取扱いが容易になり、その作業性が増すの
で、非常に有効である。
材の取扱いが容易になり、その作業性が増すの
で、非常に有効である。
第１図は従来例及び本発明に係るパツケージの
組立て工程を説明するための斜視図、第２図は同
パツケージの完成断面図である。 図中、１：パツケージ、２：外部リード端子、
５：金属層、６：枠状の低融点ろう材、７：蓋部
材。
組立て工程を説明するための斜視図、第２図は同
パツケージの完成断面図である。 図中、１：パツケージ、２：外部リード端子、
５：金属層、６：枠状の低融点ろう材、７：蓋部
材。
Claims (1)
- １ パツケージ内に半導体チツプを搭載し、蓋部
材を低融点ろう材を介して該パツケージにろう付
けして気密封止した半導体装置の製造方法におい
て、該低融点ろう材に還元雰囲気中で該低融点ろ
う材の融点以下の温度の加熱処理を施こす工程、
該低融点ろう材を該パツケージと蓋部材の間に介
在させてろう付けする工程を有することを特徴と
する半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP55167489A JPS5791541A (en) | 1980-11-28 | 1980-11-28 | Manufacture of semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP55167489A JPS5791541A (en) | 1980-11-28 | 1980-11-28 | Manufacture of semiconductor device |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5791541A JPS5791541A (en) | 1982-06-07 |
| JPS634706B2 true JPS634706B2 (ja) | 1988-01-30 |
Family
ID=15850621
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP55167489A Granted JPS5791541A (en) | 1980-11-28 | 1980-11-28 | Manufacture of semiconductor device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5791541A (ja) |
-
1980
- 1980-11-28 JP JP55167489A patent/JPS5791541A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5791541A (en) | 1982-06-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4833102A (en) | Process of making a ceramic lid for use in a hermetic seal package | |
| US4769272A (en) | Ceramic lid hermetic seal package structure | |
| JPS6187396A (ja) | 電子回路装置とその製造方法 | |
| JPH0758722B2 (ja) | 半導体装置のチップボンディング方法 | |
| GB2137809A (en) | A ceramic package for semiconductor devices | |
| JPS6031102B2 (ja) | 集積回路パツケージおよびその製作方法 | |
| EP0361283A2 (en) | Resin-sealed type semiconductor device and method for manufacturing the same | |
| JPH01257356A (ja) | 半導体用リードフレーム | |
| JPS634706B2 (ja) | ||
| EP0214465A1 (en) | Plating process for an electronic part | |
| JP4328462B2 (ja) | はんだコートリッド | |
| JPS63240051A (ja) | セラミツクキヤツプ | |
| JPS60143636A (ja) | 電子部品 | |
| JPH05275553A (ja) | 電子回路装置 | |
| JPS6453427A (en) | Bonding process | |
| JPS6050342B2 (ja) | 半導体装置製造用リ−ドフレ−ム | |
| JPH07147292A (ja) | 半導体装置の製造方法 | |
| JPS60195953A (ja) | 半導体装置およびその製造方法 | |
| JPH0140514B2 (ja) | ||
| JPH0565052B2 (ja) | ||
| JPS61195991A (ja) | 電子部品の製造方法 | |
| JPH0732170B2 (ja) | 半導体装置 | |
| JPS5978551A (ja) | 樹脂封止型半導体装置 | |
| JPS6353693B2 (ja) | ||
| JPS5886732A (ja) | 半導体素子 |