JPS6347920A - 結晶性半導体装置の製造方法 - Google Patents
結晶性半導体装置の製造方法Info
- Publication number
- JPS6347920A JPS6347920A JP19167086A JP19167086A JPS6347920A JP S6347920 A JPS6347920 A JP S6347920A JP 19167086 A JP19167086 A JP 19167086A JP 19167086 A JP19167086 A JP 19167086A JP S6347920 A JPS6347920 A JP S6347920A
- Authority
- JP
- Japan
- Prior art keywords
- gas
- crystalline
- semiconductor device
- crystalline semiconductor
- gas containing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
［ρに梁上の利用分野］
本発明は、結晶性半導体装置の製造方法に係わり、特に
高性能化、プロセス低温化と高集積化に適した製造方法
に関する。
高性能化、プロセス低温化と高集積化に適した製造方法
に関する。
［従来の技術］
結晶性半導体装置として、ｐｎ接合を有するバイポーラ
デバイス及びＭ ＯＳ構造を基本とするＭ○Ｓデバイス
がある。デバイス別に分類すると。
デバイス及びＭ ＯＳ構造を基本とするＭ○Ｓデバイス
がある。デバイス別に分類すると。
整流素子、スイッチング素子、パワー素子、光検知素子
および集積化した論理又はメモリー素子がある。
および集積化した論理又はメモリー素子がある。
この様な半導体デバイス性能の向上は、主として微細加
工技術の改善で進められたが限界に近すきつつある。特
に、微細化された最近のトランジスタ構造では、エミッ
ター・ベース接合部における時定数の影響が最も大きい
。この時定数を減少するには、本発明を用い、ベースお
よびエミッタ一部に該当するＳｉ半導体層の厚さを極め
て薄くすることで実現できる。
工技術の改善で進められたが限界に近すきつつある。特
に、微細化された最近のトランジスタ構造では、エミッ
ター・ベース接合部における時定数の影響が最も大きい
。この時定数を減少するには、本発明を用い、ベースお
よびエミッタ一部に該当するＳｉ半導体層の厚さを極め
て薄くすることで実現できる。
又、ＭＯＳデバイスでは、横方向の微細化と共に、縦方
向の半導体層の薄層化も要求されている。
向の半導体層の薄層化も要求されている。
しかし、従来のイオン打ち込みと熱処理による拡散技術
では薄層化の点で限界がある。
では薄層化の点で限界がある。
最近、このための技術として、アプライド・フィジクス
・レターズ、Ｖｏｌ、４９．Ｎｏ、２（１９８６年）第
７９頁から第８１頁（Ａｐｐｌ。
・レターズ、Ｖｏｌ、４９．Ｎｏ、２（１９８６年）第
７９頁から第８１頁（Ａｐｐｌ。
Ｐｈｙｓ、Ｌｅｔｔｅｒｓ Ｖｏｌ、４９．Ｎｏ。
２ （１９８Ｇ）ｐｐ７９−８１）に記載しであるごと
く、極めて低い温度（約２００℃）での単結晶成長技術
が開発された。この方法では、水銀増感型光エピタキシ
ー法を用い、Ｓｉ、Ｈ，（又は。
く、極めて低い温度（約２００℃）での単結晶成長技術
が開発された。この方法では、水銀増感型光エピタキシ
ー法を用い、Ｓｉ、Ｈ，（又は。
ＳｉＨ，）−３ｉＨ２Ｆ２−Ｈ２系の光化学反応により
単結晶シリコン基板上に単結晶シリコン層を成長するも
のである。
単結晶シリコン基板上に単結晶シリコン層を成長するも
のである。
［本発明が解決しようとする問題点］
」−記従来技術で得られた単結晶膜の評価では、従来の
単結晶に比しラマン散乱の半値幅が大きく。
単結晶に比しラマン散乱の半値幅が大きく。
移動度が数分の−と小さいなど該単結晶層の品質は必ず
しも良くない。
しも良くない。
又、該光エピタキシー法では、光透過窓の曇りによる入
射光の減衰や反応ガス中の水銀による汚染など解決すべ
き問題もある。
射光の減衰や反応ガス中の水銀による汚染など解決すべ
き問題もある。
本発明の目的は、前記従来技術の欠点が無く、かつ特性
の優れた半導体デバイスの製造方法を提供することにあ
る。
の優れた半導体デバイスの製造方法を提供することにあ
る。
［問題を解決するための手段］
上記目的は、主成分としてシリコン元素を含有するガス
及び／又はハロゲン元素を含有するガスを主として混合
した反応ガスを用い、該混合ガスのプラズマ化学反応に
より少なくとも一種の導電型の単結晶半導体層を形成す
る事により達成される。
及び／又はハロゲン元素を含有するガスを主として混合
した反応ガスを用い、該混合ガスのプラズマ化学反応に
より少なくとも一種の導電型の単結晶半導体層を形成す
る事により達成される。
プラズマ化学反応は、１３ＭＨｚの高周波を低真空の反
応ガスに印加して、化学反応を行う方式である６特に、
マイクロ波を用いるプラズマ反応は、プラズマ状態を閉
じ込める作用があり、かつ比較的低エネルギーの粒子を
含むため、高品質の半導体膜を形成できる。
応ガスに印加して、化学反応を行う方式である６特に、
マイクロ波を用いるプラズマ反応は、プラズマ状態を閉
じ込める作用があり、かつ比較的低エネルギーの粒子を
含むため、高品質の半導体膜を形成できる。
反応ガスとして、主成分としてシリコン元素を含有する
ガスと主成分としてハロゲン元素を含有するガスから構
成される。シリコン元素を含むガスとしては、Ｓ ｉ
Ｈ，、Ｓ ｉ、Ｈ，、Ｓ １ａＨｅなどがある。シリコ
ン又はハロゲン元素を含むガスとして、Ｓ ｉ ＨＦ３
．Ｓ ｉ Ｈ２Ｆ２．Ｓ ｉ Ｈ，Ｆ、Ｓ ｉ Ｆ４等
のフン化シラン、Ｓ ｉ ＨＣｌ、、 Ｓ ｉ Ｈ，Ｃ
Ｌ□。
ガスと主成分としてハロゲン元素を含有するガスから構
成される。シリコン元素を含むガスとしては、Ｓ ｉ
Ｈ，、Ｓ ｉ、Ｈ，、Ｓ １ａＨｅなどがある。シリコ
ン又はハロゲン元素を含むガスとして、Ｓ ｉ ＨＦ３
．Ｓ ｉ Ｈ２Ｆ２．Ｓ ｉ Ｈ，Ｆ、Ｓ ｉ Ｆ４等
のフン化シラン、Ｓ ｉ ＨＣｌ、、 Ｓ ｉ Ｈ，Ｃ
Ｌ□。
５ｉＣ１，等の塩化物、更には臭化物やヨウ化物等があ
る。また、ハロゲン元素をふくむガスとして、ＣＸ４や
ＳＸ、（Ｘ＝Ｆ、Ｃ１，Ｂｒ）のフッ化物がある。特に
、シリコン元素を含むガスとハロゲン元素を含むガスの
混合ガスを用い、混合ガスのモル比として１〜１０を使
用するのが適している。
る。また、ハロゲン元素をふくむガスとして、ＣＸ４や
ＳＸ、（Ｘ＝Ｆ、Ｃ１，Ｂｒ）のフッ化物がある。特に
、シリコン元素を含むガスとハロゲン元素を含むガスの
混合ガスを用い、混合ガスのモル比として１〜１０を使
用するのが適している。
又、本発明は必ずしも結晶性シリコン半導体に限定する
ものでは無＜、ＧｅなどのＩＶ族半導体にも容易に適用
できる６反応ガスとしては、例えばＧｅＨ４やＧｅＦ４
があり、Ｇｅ及びＧ ｅｚ Ｓ ｉｌ −Ｘ結晶性半導
体を作製することができる。
ものでは無＜、ＧｅなどのＩＶ族半導体にも容易に適用
できる６反応ガスとしては、例えばＧｅＨ４やＧｅＦ４
があり、Ｇｅ及びＧ ｅｚ Ｓ ｉｌ −Ｘ結晶性半導
体を作製することができる。
半導体基板温度は、従来のエピタキシャル温度の１００
０℃前後より低い７００℃以下、特に２００〜６００’
Ｃの温度範囲が適している。
０℃前後より低い７００℃以下、特に２００〜６００’
Ｃの温度範囲が適している。
このプラズマ化学反応の初期または半導体膜形成前に、
主としてハロゲン元素を含有するガスを主として混合し
た反応ガスのプラズマ化学反応により、被着半導体表面
の清７ヂ化又はエツチングを行った後に、該ハへ導体表
面上に主成分としてシリコン元素を含有するガス及び／
又は主成分としてハロゲン元素を含有するガスを主とし
て混合した反応ガスを用い、該混合ガスのプラズマ化学
反応により、結晶性の優れた半導体層（単結晶層又は多
結晶層）を形成する事ができ、更に有効である。
主としてハロゲン元素を含有するガスを主として混合し
た反応ガスのプラズマ化学反応により、被着半導体表面
の清７ヂ化又はエツチングを行った後に、該ハへ導体表
面上に主成分としてシリコン元素を含有するガス及び／
又は主成分としてハロゲン元素を含有するガスを主とし
て混合した反応ガスを用い、該混合ガスのプラズマ化学
反応により、結晶性の優れた半導体層（単結晶層又は多
結晶層）を形成する事ができ、更に有効である。
［作用］
従来のプラズマ化学反応では、ＳｉＨ，またはＳｉ２■
■６の反応ガスを用いるので、半導体膜中及び表面には
Ｓｉ −ＩＩの化学結合が形成されている。
■６の反応ガスを用いるので、半導体膜中及び表面には
Ｓｉ −ＩＩの化学結合が形成されている。
このため、多量の水素を半導体膜中に含み結晶化が阻害
されていた。
されていた。
本発明では、シリコン元素を含有するガスと主成分とし
てハロゲン元素を含有するガスを主として混合した反応
ガスを用いる事に特徴があり、該混合ガスのプラズマ化
学反応により結晶性半導体層を形成することが出来る。
てハロゲン元素を含有するガスを主として混合した反応
ガスを用いる事に特徴があり、該混合ガスのプラズマ化
学反応により結晶性半導体層を形成することが出来る。
このハロゲン元素は、Ｓ ｉ −Ｈ結合として表面に存
在するＩ（元素と反応して表面に存在するＨ元素を除去
すると共に不純物の少ない結晶性半導体層の形成に寄与
できる。
在するＩ（元素と反応して表面に存在するＨ元素を除去
すると共に不純物の少ない結晶性半導体層の形成に寄与
できる。
エピタキシャル成長では、成長層の格子が基板結晶の格
子と配向しエピタキシャルの関係を持つ事が必要である
。このためには、基板結晶表面の清浄化が必須であり、
本発明に記載した反応初期又は反応中にハロゲン元素を
含有するガスを流す事は極めて重要で良質な結晶が形成
された原因の一つになっている。
子と配向しエピタキシャルの関係を持つ事が必要である
。このためには、基板結晶表面の清浄化が必須であり、
本発明に記載した反応初期又は反応中にハロゲン元素を
含有するガスを流す事は極めて重要で良質な結晶が形成
された原因の一つになっている。
［本発明の実施例コ
以下、本発明の詳細な説明する。
実施例Ｉ
Ｐ形シリコン単結晶基板への本発明の適用例につき説明
する。
する。
単結晶Ｐ形シリコン基板（１００）面を硝酸中で煮沸後
、フッ酸と純水を用いて洗浄した。該単結晶基板上に、
ｎ形結晶性シリコン半導体を形成するため、プラズマ化
学蒸着法を用いた。Ｓ ｉ Ｉ−Ｉ 。
、フッ酸と純水を用いて洗浄した。該単結晶基板上に、
ｎ形結晶性シリコン半導体を形成するため、プラズマ化
学蒸着法を用いた。Ｓ ｉ Ｉ−Ｉ 。
−３ｉＨ２Ｆ２−Ｈ２系の混合ガスとドーパントＰＨ，
（ＰＨ，／ＳｉＨ４＝２０００ｐｐｍ）を流し、１−３
Ｔｏｒｒの低真空下で１３ＭＨｚの高周波電界を印加し
プラズマ化学堆積を行った。基板温度２００〜６００℃
とする。得られたｎ゛形半導体層は結晶で、比抵抗０．
０１Ω・■であった。得られたｐｎ接合ダイオードのダ
イオード因子は１．２で、逆方向飽和電流密度も１０−
ｇ〜１０−” Ａ／ｃｍ２と小さく良好なダイオード特
性を示した。
（ＰＨ，／ＳｉＨ４＝２０００ｐｐｍ）を流し、１−３
Ｔｏｒｒの低真空下で１３ＭＨｚの高周波電界を印加し
プラズマ化学堆積を行った。基板温度２００〜６００℃
とする。得られたｎ゛形半導体層は結晶で、比抵抗０．
０１Ω・■であった。得られたｐｎ接合ダイオードのダ
イオード因子は１．２で、逆方向飽和電流密度も１０−
ｇ〜１０−” Ａ／ｃｍ２と小さく良好なダイオード特
性を示した。
実施例２
Ｐ形シリコン単結晶基板へのｎ形単結晶シリコン層の成
長につき説明する。単結晶ｐ形シリコン基板（１００）
面を硝酸中で煮沸後、フッ酸と純水を用いて洗浄した。
長につき説明する。単結晶ｐ形シリコン基板（１００）
面を硝酸中で煮沸後、フッ酸と純水を用いて洗浄した。
ついで、洗浄した基板を反応室に挿入し、先ずフッ素を
含有するガスに１３ＭＨｚの高周波電界を印加し、基板
表面の清浄化処理を行った。その後、直゛ちに、単結晶
基板上に、ｎ形結晶性シリコン半導体を形成するため、
Ｓ ｉ Ｉ−（４−３ｉ Ｈ２Ｆ２−Ｈ，系の混合ガス
とドーパン ｈ Ｐ Ｈ：＋ （Ｐ Ｈ３／
Ｓ Ｉ Ｈ４＝ ２ ０ ０ ０ ｐ ｐ
ｍ ）を流し、１〜３Ｔｏｒｒの低真空下で１３
Ｍ Ｈｚの高周波電界を印加しプラズマ化学堆積を行
った。
含有するガスに１３ＭＨｚの高周波電界を印加し、基板
表面の清浄化処理を行った。その後、直゛ちに、単結晶
基板上に、ｎ形結晶性シリコン半導体を形成するため、
Ｓ ｉ Ｉ−（４−３ｉ Ｈ２Ｆ２−Ｈ，系の混合ガス
とドーパン ｈ Ｐ Ｈ：＋ （Ｐ Ｈ３／
Ｓ Ｉ Ｈ４＝ ２ ０ ０ ０ ｐ ｐ
ｍ ）を流し、１〜３Ｔｏｒｒの低真空下で１３
Ｍ Ｈｚの高周波電界を印加しプラズマ化学堆積を行
った。
基板温度２００〜６００ ’Ｃとする。得られたｎ゛形
半導体層は結晶で、比抵抗０．００５Ω・国であった。
半導体層は結晶で、比抵抗０．００５Ω・国であった。
得られたｐｎ接合ダイオードのダイオード因子は１．１
で逆方向飽和電流密度も１．０−”〜１０−１１Ａ／
ｃ 〜２と小さく良好なダイオード特性を示した。
で逆方向飽和電流密度も１．０−”〜１０−１１Ａ／
ｃ 〜２と小さく良好なダイオード特性を示した。
実施例３
Ｇｅを含む超格子型結晶性半導体の製造方法へ本発明の
適用例について述べる。
適用例について述べる。
単結晶ｎ゛形シリコン基板（１００）面を硝酸中で煮沸
後、フッ酸と純水を用いて洗浄した。ついで、洗浄した
基板を反応室に挿入し、先ずフッ素を含有するガスに１
３ Ｍ Ｈｚの高周波電界を印加し、基板表面の清浄化
処理を行った。その後、直ちに、単結晶基板上に、Ｓｉ
Ｈ，５ｉＨ２Ｆ２−Ｉｌ、系の混合ガスを流し、 １
．−３’Ｔ’ ｏ ｒ ｒの低真空下で１３ Ｍ Ｈｚ
の高周波電界を印加し結晶性シリコン層のプラズマ化学
堆積を行った。基板温度２００〜Ｇ ＯＯ’Ｃとする。
後、フッ酸と純水を用いて洗浄した。ついで、洗浄した
基板を反応室に挿入し、先ずフッ素を含有するガスに１
３ Ｍ Ｈｚの高周波電界を印加し、基板表面の清浄化
処理を行った。その後、直ちに、単結晶基板上に、Ｓｉ
Ｈ，５ｉＨ２Ｆ２−Ｉｌ、系の混合ガスを流し、 １
．−３’Ｔ’ ｏ ｒ ｒの低真空下で１３ Ｍ Ｈｚ
の高周波電界を印加し結晶性シリコン層のプラズマ化学
堆積を行った。基板温度２００〜Ｇ ＯＯ’Ｃとする。
その後、５ｉｌ−１，−Ｇ ａ Ｉ’、、 −１（２系
ガスを用いＳ ｘ Ｘ Ｇ ｅ １−ｘｈグを形Ｉ戊し
た。このＳｉ層と５ｉｘＧｅｉ−）＜層を交互に２０回
繰返し歪超格子層を０．３μｍ形成した。この超格子層
上にＰ形シリコン層とｐ′形シリコン層を順次形成した
。この半導体素子は、光通括に適した１、３μｍ帯の光
検知素子として適する。
ガスを用いＳ ｘ Ｘ Ｇ ｅ １−ｘｈグを形Ｉ戊し
た。このＳｉ層と５ｉｘＧｅｉ−）＜層を交互に２０回
繰返し歪超格子層を０．３μｍ形成した。この超格子層
上にＰ形シリコン層とｐ′形シリコン層を順次形成した
。この半導体素子は、光通括に適した１、３μｍ帯の光
検知素子として適する。
［発明の効果コ
本発明によれば、半導体物性が優れた結晶性（Ｄ５．結
晶又は多結晶）半導体装置を容易に提供できるので、各
種半導体電子装置の高性能化、低ｄ１λ化、高集積化な
どに寄与できる効果がある。
晶又は多結晶）半導体装置を容易に提供できるので、各
種半導体電子装置の高性能化、低ｄ１λ化、高集積化な
どに寄与できる効果がある。
また、本発明をＳｉとＧｅなどのＩＶ族結晶性半導体層
の適用について述べたけれども他のワイドギャップ半導
体（例えば、５ｉｘＣ１，、ｘなど）への適用も可能で
ある。
の適用について述べたけれども他のワイドギャップ半導
体（例えば、５ｉｘＣ１，、ｘなど）への適用も可能で
ある。
Claims (1)
- 【特許請求の範囲】 １、少なくとも一種の導電型半導体層を有する結晶性I
V族元素系半導体装置の製造方法において、少なくとも
IV族元素を含有するガス及び／又は少なくともハロゲン
元素を含有するガスを含む混合した反応ガスを用い、該
混合ガスのプラズマ化学反応により少なくとも一種の導
電型の結晶性半導体層を形成する事を特徴とする結晶性
半導体装置の製造方法。 ２、上記の結晶性IV族元素系半導体装置の製造方法にお
いて、該結晶性半導体層の形成前に少なくともハロゲン
元素を含有するガスを含む混合した反応ガスのプラズマ
化学反応により、被着半導体表面の洗浄又はエッチング
を行った後に、該結晶性半導体表面上に少なくともIV族
元素を含有するガス及び／又は少なくともハロゲン元素
を含有するガスを含む混合ガスを用い、該混合ガスのプ
ラズマ化学反応により少なくとも一種の導電型の結晶性
半導体層を形成する事を特徴とする特許請求の範囲第１
項記載の結晶性半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP19167086A JPS6347920A (ja) | 1986-08-18 | 1986-08-18 | 結晶性半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP19167086A JPS6347920A (ja) | 1986-08-18 | 1986-08-18 | 結晶性半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6347920A true JPS6347920A (ja) | 1988-02-29 |
Family
ID=16278503
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP19167086A Pending JPS6347920A (ja) | 1986-08-18 | 1986-08-18 | 結晶性半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6347920A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6411321A (en) * | 1987-07-06 | 1989-01-13 | Mitsui Toatsu Chemicals | Manufacture of silicon single-crystal thin film |
| US5885884A (en) * | 1995-09-29 | 1999-03-23 | Intel Corporation | Process for fabricating a microcrystalline silicon structure |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS55151329A (en) * | 1979-05-14 | 1980-11-25 | Shunpei Yamazaki | Fabricating method of semiconductor device |
| JPS589320A (ja) * | 1981-07-08 | 1983-01-19 | Agency Of Ind Science & Technol | シリコン薄膜の製造方法 |
| JPS5884111A (ja) * | 1981-11-12 | 1983-05-20 | アドヴアンスト・セミコンダクタ−・マテイリアルズ・アメリカ・インコ−ポレ−テツド | ケイ素の改良されたプラズマ析出法 |
-
1986
- 1986-08-18 JP JP19167086A patent/JPS6347920A/ja active Pending
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS55151329A (en) * | 1979-05-14 | 1980-11-25 | Shunpei Yamazaki | Fabricating method of semiconductor device |
| JPS589320A (ja) * | 1981-07-08 | 1983-01-19 | Agency Of Ind Science & Technol | シリコン薄膜の製造方法 |
| JPS5884111A (ja) * | 1981-11-12 | 1983-05-20 | アドヴアンスト・セミコンダクタ−・マテイリアルズ・アメリカ・インコ−ポレ−テツド | ケイ素の改良されたプラズマ析出法 |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6411321A (en) * | 1987-07-06 | 1989-01-13 | Mitsui Toatsu Chemicals | Manufacture of silicon single-crystal thin film |
| US5885884A (en) * | 1995-09-29 | 1999-03-23 | Intel Corporation | Process for fabricating a microcrystalline silicon structure |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TWI442448B (zh) | 使用選擇性沉積製程製備ｍｏｓｆｅｔ元件的方法 | |
| US4912063A (en) | Growth of beta-sic thin films and semiconductor devices fabricated thereon | |
| US5170231A (en) | Silicon carbide field-effect transistor with improved breakdown voltage and low leakage current | |
| US6982208B2 (en) | Method for producing high throughput strained-Si channel MOSFETS | |
| Thiesen et al. | Growth of epitaxial silicon at low temperatures using hot-wire chemical vapor deposition | |
| JPH0794527A (ja) | ダイヤモンドヘテロ接合整流素子 | |
| WO2023233910A1 (ja) | 半導体装置、その用途、およびその製造方法 | |
| JP6927429B2 (ja) | ＳｉＣエピタキシャル基板の製造方法 | |
| JPH0795546B2 (ja) | シリコン表面の処理方法 | |
| JP2916580B2 (ja) | エピタキシャル被覆半導体ウエハー及びその製造方法 | |
| JPS6347920A (ja) | 結晶性半導体装置の製造方法 | |
| JP3055181B2 (ja) | 薄膜成長法 | |
| JP3147338B2 (ja) | 半導体基板の製造方法 | |
| JPH04298023A (ja) | 単結晶シリコン薄膜の製造方法 | |
| JPH05326467A (ja) | 半導体基板及びその製造方法 | |
| JP2595935B2 (ja) | 表面清浄化方法 | |
| JPH1041311A (ja) | エピタキシャルシリコン基板及び固体撮像装置並びにこれらの製造方法 | |
| JP2727795B2 (ja) | 多結晶シリコンの選択成長方法 | |
| Regolini et al. | Epitaxial silicon chemical vapor deposition below atmospheric pressure | |
| JP2637950B2 (ja) | 表面清浄化方法 | |
| JPS5982744A (ja) | Ｓｏｓ基板の製造法 | |
| TWI329923B (en) | Method of mandfacturing a semiconductor substrate | |
| JPS59134819A (ja) | 半導体基板の製造方法 | |
| JPH09199379A (ja) | 高品位エピタキシャルウエハ及びその製造方法 | |
| JPH09306844A (ja) | 半導体装置の製造方法および半導体装置 |