JPS589320A - シリコン薄膜の製造方法 - Google Patents
シリコン薄膜の製造方法Info
- Publication number
- JPS589320A JPS589320A JP56105703A JP10570381A JPS589320A JP S589320 A JPS589320 A JP S589320A JP 56105703 A JP56105703 A JP 56105703A JP 10570381 A JP10570381 A JP 10570381A JP S589320 A JPS589320 A JP S589320A
- Authority
- JP
- Japan
- Prior art keywords
- thin film
- silicon thin
- film
- plasma
- manufacturing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
- H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
- H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
- H10P14/34—Deposited materials, e.g. layers
- H10P14/3402—Deposited materials, e.g. layers characterised by the chemical composition
- H10P14/3404—Deposited materials, e.g. layers characterised by the chemical composition being Group IVA materials
- H10P14/3411—Silicon, silicon germanium or germanium
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
- H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
- H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
- H10P14/24—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials using chemical vapour deposition [CVD]
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
- H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
- H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
- H10P14/34—Deposited materials, e.g. layers
- H10P14/3438—Doping during depositing
- H10P14/3441—Conductivity type
- H10P14/3442—N-type
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
- H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
- H10P14/20—Formation of materials, e.g. in the shape of layers or pillars of semiconductor materials
- H10P14/34—Deposited materials, e.g. layers
- H10P14/3438—Doping during depositing
- H10P14/3441—Conductivity type
- H10P14/3444—P-type
Landscapes
- Photovoltaic Devices (AREA)
- Light Receiving Elements (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明はダイオード、太陽電池、両像形成用光導電体又
は続ＮＩＬ装置用光電変換素子等に適用することのでき
るシリコン薄膜の製造方法に関するものである。
は続ＮＩＬ装置用光電変換素子等に適用することのでき
るシリコン薄膜の製造方法に関するものである。
従来、シリコン薄膜が所期□の目的な達成するために単
独で、又は一般（ｐｉｎ接合素子又はｐｎｉＩ会素子と
して使用されている。このようなｐｌｎ又はｐｎ接合素
子は４常グロー放電法によりプラズマ雰囲気下にて例え
ば不純物としてＢ（ホウ素）を添加したｐｌ［シリコン
薄膜を形成し、次で該ｐ型シリコン薄膜上に活性層であ
る添加しない１型シリコン薄膜及びＰ（リン）を添加し
たｎ型シリコン薄膜を、又は前記ｐ型シリコン薄膜上に
直接前記ｎｌｌシリコン薄膜を成長させる二つ又は三つ
の成膜工１ｍＫよって作製されている。別法として最初
にｎ層膜を、次で１１１層及びｐ層膜を又は前記ｎ層膜
上に直接ｐ層膜を成膜する作製方法も又同じように行な
われた。しかしながら、このような成膜方法によって作
製された素子は、既成長の下層膜上に新しい上層を成膜
するｌＶｃ下層（既成長）膜の不純物がプラズマ雰囲気
下で放出され、上層のｊｉＫ混入するという欠点をもっ
ている。その結果、不純物を含まない基板上に成長させ
た膜に比べ不純物を含む膜上に成長させた膜は、光電気
伝導度及び陽電気伝導度の低下が生じる。このためＫｊ
ｌに、太陽電池を目的とするｐｉｎ接合半導体素子を製
造した場合、基板、ｐ層膜、１層膜、ｎ層膜の願に作製
された素子についていえば、１層膜中にｐ ＊ １１１
ＩＩに添加した不純物が混入するために光電気体４度及
び陽電気伝導度が低下するとともに、良好な接合−が形
成されない。他方、基板、ｎ層膜、五層展、ｐ層膜の願
に作製された素子につい（いえば、１階膜中にｎ層膜に
添加した不純物が混入し、７エルミレベルの位置を移動
させるため、充分な開放電圧を得ることができない。こ
れらのことは結局、光のエネルギー変換効率が低下する
ことを意味し、太陽電池としての性能を低下ぜしめると
同様、憾の諸用途に使用した場合にも性能の低下をもた
らすものであった。
独で、又は一般（ｐｉｎ接合素子又はｐｎｉＩ会素子と
して使用されている。このようなｐｌｎ又はｐｎ接合素
子は４常グロー放電法によりプラズマ雰囲気下にて例え
ば不純物としてＢ（ホウ素）を添加したｐｌ［シリコン
薄膜を形成し、次で該ｐ型シリコン薄膜上に活性層であ
る添加しない１型シリコン薄膜及びＰ（リン）を添加し
たｎ型シリコン薄膜を、又は前記ｐ型シリコン薄膜上に
直接前記ｎｌｌシリコン薄膜を成長させる二つ又は三つ
の成膜工１ｍＫよって作製されている。別法として最初
にｎ層膜を、次で１１１層及びｐ層膜を又は前記ｎ層膜
上に直接ｐ層膜を成膜する作製方法も又同じように行な
われた。しかしながら、このような成膜方法によって作
製された素子は、既成長の下層膜上に新しい上層を成膜
するｌＶｃ下層（既成長）膜の不純物がプラズマ雰囲気
下で放出され、上層のｊｉＫ混入するという欠点をもっ
ている。その結果、不純物を含まない基板上に成長させ
た膜に比べ不純物を含む膜上に成長させた膜は、光電気
伝導度及び陽電気伝導度の低下が生じる。このためＫｊ
ｌに、太陽電池を目的とするｐｉｎ接合半導体素子を製
造した場合、基板、ｐ層膜、１層膜、ｎ層膜の願に作製
された素子についていえば、１層膜中にｐ ＊ １１１
ＩＩに添加した不純物が混入するために光電気体４度及
び陽電気伝導度が低下するとともに、良好な接合−が形
成されない。他方、基板、ｎ層膜、五層展、ｐ層膜の願
に作製された素子につい（いえば、１階膜中にｎ層膜に
添加した不純物が混入し、７エルミレベルの位置を移動
させるため、充分な開放電圧を得ることができない。こ
れらのことは結局、光のエネルギー変換効率が低下する
ことを意味し、太陽電池としての性能を低下ぜしめると
同様、憾の諸用途に使用した場合にも性能の低下をもた
らすものであった。
本発明者等は、不純物元素を添加したｐｍ［シリコン薄
膜又はｎ１Ｍシリコン薄膜を弗素、塩素、臭素、沃素及
び水素の少なくとも同筒の元素のガスのプラズマ放電状
態下におくζ、ｐｉＩ又はｎ［シリコン薄膜はその表面
から５ｏｏｏｉまでの深さの不純物量が減少し、そして
＊ ｐ ＩＩ又はｎｌｌシリコン薄膜の不純物が除去さ
れたことによりできたダングリングボンドはプラズマ放
電ガスにより置換され、それによってプラズマ雰囲気下
におけるシリコン薄膜からのこれ以上の不純物を放出さ
せないための障壁層を形成するということを見出した。
膜又はｎ１Ｍシリコン薄膜を弗素、塩素、臭素、沃素及
び水素の少なくとも同筒の元素のガスのプラズマ放電状
態下におくζ、ｐｉＩ又はｎ［シリコン薄膜はその表面
から５ｏｏｏｉまでの深さの不純物量が減少し、そして
＊ ｐ ＩＩ又はｎｌｌシリコン薄膜の不純物が除去さ
れたことによりできたダングリングボンドはプラズマ放
電ガスにより置換され、それによってプラズマ雰囲気下
におけるシリコン薄膜からのこれ以上の不純物を放出さ
せないための障壁層を形成するということを見出した。
巣に又、シリコン薄膜からの不純物の滅茶程度及び減少
深さは、真空容器のプラズマ放電時圧力及び時間、並び
にプラズマ放電時力密度を調整することによって種々に
変え得ることが分った。
深さは、真空容器のプラズマ放電時圧力及び時間、並び
にプラズマ放電時力密度を調整することによって種々に
変え得ることが分った。
本発＠に係る製造方法を実施する際の上記重要なパラメ
ータの一つである放電時圧力ｉｔｔ、５ｘ１ Ｇ−”
Ｔｏｒｒ〜３ Ｔｏｒｒに制御されるのが好ましい。
ータの一つである放電時圧力ｉｔｔ、５ｘ１ Ｇ−”
Ｔｏｒｒ〜３ Ｔｏｒｒに制御されるのが好ましい。
つまり、放電時圧力が１．５８１０−” Ｔｏｒｒ以下
であると真空容器内の流れが拡散流となりシリコン薄膜
基板より放出された不純物が再びシリコン薄膜基板へと
混入する可能性が大となるために、真空容器内の流れを
粘性流とするべく放電時圧力は１、５ Ｘ Ｉ Ｑ−”
Ｔｏｒｒ以上であることが必要となる。
であると真空容器内の流れが拡散流となりシリコン薄膜
基板より放出された不純物が再びシリコン薄膜基板へと
混入する可能性が大となるために、真空容器内の流れを
粘性流とするべく放電時圧力は１、５ Ｘ Ｉ Ｑ−”
Ｔｏｒｒ以上であることが必要となる。
又１隈としての放電時圧力３Ｔｏｒｒは、電極とアース
シールドとの放電を防止するためであり、主に、装置因
子によるものである。又放電電力書度は使川されるブラ
ズｉガスの性質により変化するが、０．５〜５０ Ｗ／
ｃＪａｍが適蟲である。このような条件下における放電
時間は１秒〜５時間の間で種々に巌えることができる。
シールドとの放電を防止するためであり、主に、装置因
子によるものである。又放電電力書度は使川されるブラ
ズｉガスの性質により変化するが、０．５〜５０ Ｗ／
ｃＪａｍが適蟲である。このような条件下における放電
時間は１秒〜５時間の間で種々に巌えることができる。
又、放電電力密度と放電時間との関係について言えば、
一般に放電電力密度は原始添加不純物元素の減少深さに
関与し、放電時間は原始添加不純物元素の減少量に＠与
するということができる。
一般に放電電力密度は原始添加不純物元素の減少深さに
関与し、放電時間は原始添加不純物元素の減少量に＠与
するということができる。
又、プラズマ状態にもたらされるプラズマ元素ガスの真
空容器内への流量はプラズマ状態を安定に保つようＫｌ
定されることが必要であり、０．５〜１１００８ＣＣに
て好結果が得られた。
空容器内への流量はプラズマ状態を安定に保つようＫｌ
定されることが必要であり、０．５〜１１００８ＣＣに
て好結果が得られた。
本発明は以上の如き新しい緒知見に基いてなされたもの
である。即ち、本発明に係るシリコン薄膜の製造方法は
、弗素、塩素、臭素、沃素お□よび水素の少なくとも一
種の元素のガスのグプズｉ放電状態中Ｋｐｍシリコｙｉ
＊＊又はｎｌ［シリコン薄膜をおき、ｐ型又はｎｌｌシ
リコン薄膜の表面から５０００スまでの任意の深さまで
の不純物量を減少さセかつ不純物が除かれたことｋより
できたダンプリン２ボンドをプラズマ放電ガスにより置
換することを顕著な特徴とする。
である。即ち、本発明に係るシリコン薄膜の製造方法は
、弗素、塩素、臭素、沃素お□よび水素の少なくとも一
種の元素のガスのグプズｉ放電状態中Ｋｐｍシリコｙｉ
＊＊又はｎｌ［シリコン薄膜をおき、ｐ型又はｎｌｌシ
リコン薄膜の表面から５０００スまでの任意の深さまで
の不純物量を減少さセかつ不純物が除かれたことｋより
できたダンプリン２ボンドをプラズマ放電ガスにより置
換することを顕著な特徴とする。
従って、本発明に従って製造されたｐｍ！又はｎ輌シリ
コン薄膜は、人工１１において鉄薄膜の上Ｋ例えば１層
膜を成膜する場合のように低電力グッズ實放電に晒され
ても薄膜内の不純物を１層膜中へと再放出することはな
い。
コン薄膜は、人工１１において鉄薄膜の上Ｋ例えば１層
膜を成膜する場合のように低電力グッズ實放電に晒され
ても薄膜内の不純物を１層膜中へと再放出することはな
い。
即ち、従来の方法にて作製されたｎｆｉｊ又は９Ｍ薄膜
基板上に他の膜をプラズマ雰囲気下で成長させると、こ
の膜中に基板となった膜の不純物を１０１６原子／ｃｍ
”以上含むのに比べ本発明の製造方法で作製されたｎｌ
ｌ又はｐＷ１薄膜を基板とした上に、他の膜を成長させ
た場合には、この膜中への基板となった膜の不純物の放
出量を１０１＠原子／ｒｓ”以下に抑制することが可能
である。
基板上に他の膜をプラズマ雰囲気下で成長させると、こ
の膜中に基板となった膜の不純物を１０１６原子／ｃｍ
”以上含むのに比べ本発明の製造方法で作製されたｎｌ
ｌ又はｐＷ１薄膜を基板とした上に、他の膜を成長させ
た場合には、この膜中への基板となった膜の不純物の放
出量を１０１＠原子／ｒｓ”以下に抑制することが可能
である。
従って、本発明の主たる目的は、任意のプラズマ雰囲気
下Ｋｔｈされても、添加された不純物を外部へと放出し
ない（又は放出しても極めてわずかとされる）ｐｍ！又
はｎｌｌシリコン薄膜の製造方法を提供することである
。
下Ｋｔｈされても、添加された不純物を外部へと放出し
ない（又は放出しても極めてわずかとされる）ｐｍ！又
はｎｌｌシリコン薄膜の製造方法を提供することである
。
本発明の他の目的は、良好な光電気伝導度及び暗電気伝
導度を有し且つ光エネλギ変換効率の向上した太陽電電
、−像形成用光導電体、ｌ１ＩＩＩＬ装置用光電変換素
子又はダイオード等の作製に使用することのできるシリ
コン薄膜の製造方法を提供することである。
導度を有し且つ光エネλギ変換効率の向上した太陽電電
、−像形成用光導電体、ｌ１ＩＩＩＬ装置用光電変換素
子又はダイオード等の作製に使用することのできるシリ
コン薄膜の製造方法を提供することである。
本発明に係る製造方法においてはシリコンの単結晶半導
体、及びシラン（８１Ｈａ ）にドーパントガスを混合
したものを原料ガスとしプラズマ雰囲気下にて任意の基
板上に成膜された非晶質のシリコン半導体等のｐｉｆ又
はｎｌｌシリコン薄膜を使用することができるが、更に
本出願人に係る特許出願（特願昭５５−１４３０１０号
）Ｋ記載されるようなシリコン薄膜、即ち、シラｙ ８
ｉＨ４またはハロゲン化シラン８１Ｈ，〜、ｘ４〜ｔ
（Ｘ：ハロケン元１１）のいずれか、またはその２種以
上の混合ガスを原料ガスとし、これにドーパントガスを
混合し、成膜適度を十分に制御し結晶、非晶質混合層を
生成する目的で、前記混合ガスを、へりりム、ネオン、
ア★ゴン等の希オスまたは水素尋で約ｌ対ｌより大きい
割合で希釈するとと４ｋ、約０．２ Ｗ／（Ｊ”以上の
プラズマ放電電力密度の電力を投入しながら成膜された
シリコン薄膜をも都合よく適用し得るものである。
体、及びシラン（８１Ｈａ ）にドーパントガスを混合
したものを原料ガスとしプラズマ雰囲気下にて任意の基
板上に成膜された非晶質のシリコン半導体等のｐｉｆ又
はｎｌｌシリコン薄膜を使用することができるが、更に
本出願人に係る特許出願（特願昭５５−１４３０１０号
）Ｋ記載されるようなシリコン薄膜、即ち、シラｙ ８
ｉＨ４またはハロゲン化シラン８１Ｈ，〜、ｘ４〜ｔ
（Ｘ：ハロケン元１１）のいずれか、またはその２種以
上の混合ガスを原料ガスとし、これにドーパントガスを
混合し、成膜適度を十分に制御し結晶、非晶質混合層を
生成する目的で、前記混合ガスを、へりりム、ネオン、
ア★ゴン等の希オスまたは水素尋で約ｌ対ｌより大きい
割合で希釈するとと４ｋ、約０．２ Ｗ／（Ｊ”以上の
プラズマ放電電力密度の電力を投入しながら成膜された
シリコン薄膜をも都合よく適用し得るものである。
次に、本発明に係るシリコン薄膜の製造方法を実施例ｋ
ｊｌて説明する。
ｊｌて説明する。
実施例１
第１図において、混合容器ｌを含めた全装置系を油回転
ポンプ２および油拡散ｌンプ３を使って約１０−ａ″”
Ｉ’ｏｒｒの真空度にし、次でシランボンベ４および水
素ボンベ５、さらにドーパントガス（シボラン又は本ス
フィン）ｌンべ６または７よりガスを混合容器１１Ｃ所
要の割合で導入し、混合する。
ポンプ２および油拡散ｌンプ３を使って約１０−ａ″”
Ｉ’ｏｒｒの真空度にし、次でシランボンベ４および水
素ボンベ５、さらにドーパントガス（シボラン又は本ス
フィン）ｌンべ６または７よりガスを混合容器１１Ｃ所
要の割合で導入し、混合する。
混合されたガスは流量計８を通して真空容器９中に一定
流量で導入される。メインパルプ１０で操作して真空容
器９中の真空度を真空計１１で監視しながら所要の圧力
に維持する。高周波発振＠１２で電極１３および１３’
関に高周波電圧を印加してグー−放電を発生させる。基
板１５はヒーター１４で加熱された基板上に載置され、
ヒーターで所要の温度に加熱されており、この基板１５
上にドープされたシリコン薄膜が成膜される。
流量で導入される。メインパルプ１０で操作して真空容
器９中の真空度を真空計１１で監視しながら所要の圧力
に維持する。高周波発振＠１２で電極１３および１３’
関に高周波電圧を印加してグー−放電を発生させる。基
板１５はヒーター１４で加熱された基板上に載置され、
ヒーターで所要の温度に加熱されており、この基板１５
上にドープされたシリコン薄膜が成膜される。
本実論例において、原料ガスは８４Ｈ，ｓ Ｈ，＝１：
１の混合ガスを用いドーパントとしてシボラン（ＢＩＩ
Ｈ・）を８ｔＨ，Ｖ一対して２％（体積基準）混合した
ものであった。又水素グツズ！雰囲気下にて処理する前
のｐｌｉシリコン薄膜の成膜条件はプラズマ被電電力密
度０． Ｉ Ｗ／ｃＩ１ｍ 、原料ガス流量１５８ＣＣ
Ｍ、基板温度３００℃、成膜圧力Ｓ Ｘ １０−”７ｏ
ｒｒであった。
１の混合ガスを用いドーパントとしてシボラン（ＢＩＩ
Ｈ・）を８ｔＨ，Ｖ一対して２％（体積基準）混合した
ものであった。又水素グツズ！雰囲気下にて処理する前
のｐｌｉシリコン薄膜の成膜条件はプラズマ被電電力密
度０． Ｉ Ｗ／ｃＩ１ｍ 、原料ガス流量１５８ＣＣ
Ｍ、基板温度３００℃、成膜圧力Ｓ Ｘ １０−”７ｏ
ｒｒであった。
上記の如くにてレシリコン薄膜を成膜した後再び混合客
ｇｓ１を含めた全装置系をボンダ２および３を使って約
１０−’ Ｔｏｒｒの真空度まで真空にし、水素ボンベ
５より水嵩ガスを管路１６を介して直＊＊量計８に供給
し、次で真空容器９中に一定流量尋人する。メインパル
プ１０を操作して真空客器９中の真空度を真空計１１．
で監視しながらＩＴｏｒｒ に調整する。次で、高周
波発振器１２で電１ｉｉ１３及び１３／関に高周波電圧
１３−５６メｊヘルツを印加して水素プラズマグー−放
電を発生させる。これｋよ゛り表面から不純物が除去さ
れ、その結果生じたダングリングボンドが水素により置
換されたｐＨの非晶質シリコン薄膜が作製された。
ｇｓ１を含めた全装置系をボンダ２および３を使って約
１０−’ Ｔｏｒｒの真空度まで真空にし、水素ボンベ
５より水嵩ガスを管路１６を介して直＊＊量計８に供給
し、次で真空容器９中に一定流量尋人する。メインパル
プ１０を操作して真空客器９中の真空度を真空計１１．
で監視しながらＩＴｏｒｒ に調整する。次で、高周
波発振器１２で電１ｉｉ１３及び１３／関に高周波電圧
１３−５６メｊヘルツを印加して水素プラズマグー−放
電を発生させる。これｋよ゛り表面から不純物が除去さ
れ、その結果生じたダングリングボンドが水素により置
換されたｐＨの非晶質シリコン薄膜が作製された。
水素プラズマ放電条件つまり放電時間を変えて４種のｐ
ｌ［非晶質シリコン薄膜を作製した。結果は第１１ＨＣ
示される。この表で、ＡＩが水素グツズマ放電処鳳をし
ない従来の方法により製造したｐ瀧シリコン薄膜である
。１２〜ム５が本発明により製造したｐＨシリコン薄膜
の実施例であり、水素Ａス流量および水素プラズマ放電
時圧力を調整するととにより、装置内の流れを粘性流領
域にし、真空容器の駿及びシリコン薄膜より放出された
ゼ冒ンをシリコン薄膜中に？！混入しないような操作が
なされた。
ｌ［非晶質シリコン薄膜を作製した。結果は第１１ＨＣ
示される。この表で、ＡＩが水素グツズマ放電処鳳をし
ない従来の方法により製造したｐ瀧シリコン薄膜である
。１２〜ム５が本発明により製造したｐＨシリコン薄膜
の実施例であり、水素Ａス流量および水素プラズマ放電
時圧力を調整するととにより、装置内の流れを粘性流領
域にし、真空容器の駿及びシリコン薄膜より放出された
ゼ冒ンをシリコン薄膜中に？！混入しないような操作が
なされた。
第２５０は、本発明に従って作製されたシリコン薄膜の
電気伝導度を水素プラズマ処理時間の関数として示すも
のである。第２図から、本発明の製造法により、表面か
らシリコン薄膜中のボロン原子量が減少していることが
考察される。また、８ＩＭ８ｊｌ定により、本発明によ
るｐｍ薄膜は、表ｍから１０００１の深さまでのダーツ
原子が５１−に除去されていることが一μされた（籐３
図を参敗せよ）。
電気伝導度を水素プラズマ処理時間の関数として示すも
のである。第２図から、本発明の製造法により、表面か
らシリコン薄膜中のボロン原子量が減少していることが
考察される。また、８ＩＭ８ｊｌ定により、本発明によ
るｐｍ薄膜は、表ｍから１０００１の深さまでのダーツ
原子が５１−に除去されていることが一μされた（籐３
図を参敗せよ）。
実施例２
ドーパントとしてホスフィン（Ｐａａ）を使用する以外
は実施例１と同様の方法に−Ｃｎｇのシリコン薄膜を成
績し、次で実施例１と同様の方法にて皺ｎｉｌシリコン
薄膜に水素プラズマ処理を論した。
は実施例１と同様の方法に−Ｃｎｇのシリコン薄膜を成
績し、次で実施例１と同様の方法にて皺ｎｉｌシリコン
薄膜に水素プラズマ処理を論した。
８ＭＭ８測定により本実＠によるｎｌ［薄膜は表面から
５００１の深さまで燐原子が完全ｋＷｋ去されているこ
とが確認された。
５００１の深さまで燐原子が完全ｋＷｋ去されているこ
とが確認された。
以上の如くに本発明の製造方法によって製造されたｐｍ
！又はｎ型のシリコン薄膜は従来の成膜工ＩＩＫよって
ｐｎｌｌの又はｐｉｎ ＩＩ ＃） ４１合素子な製造
することができることが理解されるであろう。本発明に
より成膜されたｐｌ［（又はｎｌ［）ｉｌｌ上に頴にｔ
ｉ１ｍ！、ｎ型（又はｐ Ｉｆ ） Ｈな成膜して作製
されたｐｉｎ接合半導体素子は従来のｐｉｎ級合半纏体
素子よりも良好なｐｉ （又はｎｉ ）接合を有し、同
様に本発明により成膜されたｐＨ（又はｎ Ｉｉ！ ）
１Ｍ上にｎ１Ｍ（又はｐ ＩＩ ）膜を成膜したｐｎ
＊合半合体導体素子来のｐｎ接合半導体菖子よりも、良
好なｐｎｍ合を有する。又ｐＨ膜基板に本発明を適用し
、咳基板膜表函から不純物を充分に除去してｐｉｌｌシ
リコン薄膜とすることもでき、この場合にはｐ１膜上に
ｎｍ１ｉな成膜することによってｐｉｎ接合牛尋体素子
を作ることもできる。
！又はｎ型のシリコン薄膜は従来の成膜工ＩＩＫよって
ｐｎｌｌの又はｐｉｎ ＩＩ ＃） ４１合素子な製造
することができることが理解されるであろう。本発明に
より成膜されたｐｌ［（又はｎｌ［）ｉｌｌ上に頴にｔ
ｉ１ｍ！、ｎ型（又はｐ Ｉｆ ） Ｈな成膜して作製
されたｐｉｎ接合半導体素子は従来のｐｉｎ級合半纏体
素子よりも良好なｐｉ （又はｎｉ ）接合を有し、同
様に本発明により成膜されたｐＨ（又はｎ Ｉｉ！ ）
１Ｍ上にｎ１Ｍ（又はｐ ＩＩ ）膜を成膜したｐｎ
＊合半合体導体素子来のｐｎ接合半導体菖子よりも、良
好なｐｎｍ合を有する。又ｐＨ膜基板に本発明を適用し
、咳基板膜表函から不純物を充分に除去してｐｉｌｌシ
リコン薄膜とすることもでき、この場合にはｐ１膜上に
ｎｍ１ｉな成膜することによってｐｉｎ接合牛尋体素子
を作ることもできる。
第１図は本発明に係るシリコン薄膜製造方法を実施する
装置を示す概略図である。 第２ｗＪは本発明に係る製造方法により作製されたシリ
コン薄膜の電気伝導度をプラズマ放電時間の関数として
示すグラフである。 墓３図は本発明に係る製造方法により作製されたシリコ
ン薄膜のＳＩＭ８の測定結果を示すグラフである。 １：混合容器 ４．５．６，７：ガスがンペ ９二真空容器 １３．１３’：電極 １５：基板
装置を示す概略図である。 第２ｗＪは本発明に係る製造方法により作製されたシリ
コン薄膜の電気伝導度をプラズマ放電時間の関数として
示すグラフである。 墓３図は本発明に係る製造方法により作製されたシリコ
ン薄膜のＳＩＭ８の測定結果を示すグラフである。 １：混合容器 ４．５．６，７：ガスがンペ ９二真空容器 １３．１３’：電極 １５：基板
Claims (1)
- 【特許請求の範囲】 １）ｐａｌ父はｎ１ｉｌシリコン薄膜を弗素、塩素、臭
素、沃素及び水素の群から選択された少なくとも一種の
元素のプラズマ雰囲気下に置き、それＫよって前記シリ
コン薄膜の表面から所定の深さにわたって不純物元素の
量を減少させ且つプラズマ元素が咳不純物元素と置換す
るようにしたことを特徴とするシリコン薄膜の製造方法
。 ２）弗素、塩素、臭素、沃素又は水嵩ガスのプラズマ放
電時圧力を調整し、容器内の流れを粘性流領域とするこ
とを特徴とする特許請求の範囲第１項記載の製造方法。 ３）弗素、塩素、臭素、沃素又は水嵩ガスのプラズマ被
電時圧力は１．５ Ｘ １０−”〜３ Ｔｏｒｒである
ことを特徴とする特許−求の範囲第２項記載の製造方法
。 ４）電力密度を０．５〜ｓ ｏ ｗ７ａｍｓの範囲で変
えることによって不純物減少深さを調整することを特徴
とする特許請求の範囲第３項記載の製造方法。 ５）不純物量はシリコン薄膜の表面から最大５．０００
λの深さにわたって減少することを特徴とする特許請求
の範囲第４項記載の製造方法。 ６）シリコン薄膜は単結晶のシリコン半導体である特許
請求の範８第１項記載の製造方法。 ７）シリコン薄膜は非晶質のシリコン半導体である特許
請求の範８第１項記載の製造方法。 ８）シリコン薄膜は非晶質層中に微結晶粒が混在してい
るシリコン半導体である特許請求の範Ｉｉ！１ｔｓ１項
記載の製造方法。 ９）ｐａｌ又はｎｉｌシリコン薄膜をフッ素、塩素、臭
素、沃素及び水素の群から選択された少なくとも一種の
元素のプラズマ雰囲気下に置き、それＫよって前記シリ
コン薄膜の表面から所定の縁さＫわたって不純物元素の
量を減少させ且つプラズマ元素が咳不純物元素と置換す
るよ５にし、次で該薄膜上Ｋ ｎ Ｍ又はＰｉ１シリコ
ン薄膜を成膜すること４１−特徴とするシリコン薄膜の
製造方法。 １ｕ）ｐＨ又はｎａｌシリコン＃膜をフッ素、塩素、臭
素、沃素及び水素の群から選択された少なくとも一穂の
元素のグツズ！１１！−気下に置き、それによって−記
シリコン薄膜の表面から所定の深さにわたって不純物元
素の量を減少させ且つプラズマ元素が該不純物元素と置
換するようにし、次で皺薄膜上Ｋｉ型シリコン薄ｌ１ｌ
Ｉ！爽にｎｌｌ又はｐ櫃シリコン薄膜な成膜することを
特徴とするシリコン薄膜の製造方法。
Priority Applications (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56105703A JPS589320A (ja) | 1981-07-08 | 1981-07-08 | シリコン薄膜の製造方法 |
| US06/394,074 US4490208A (en) | 1981-07-08 | 1982-07-01 | Method of producing thin films of silicon |
| DE8282303526T DE3276280D1 (en) | 1981-07-08 | 1982-07-05 | Method of producing thin films of silicon |
| EP82303526A EP0069580B1 (en) | 1981-07-08 | 1982-07-05 | Method of producing thin films of silicon |
| US06/790,781 US4598304A (en) | 1981-07-08 | 1985-10-23 | Thin film devices of silicon |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56105703A JPS589320A (ja) | 1981-07-08 | 1981-07-08 | シリコン薄膜の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS589320A true JPS589320A (ja) | 1983-01-19 |
| JPH0376018B2 JPH0376018B2 (ja) | 1991-12-04 |
Family
ID=14414716
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP56105703A Granted JPS589320A (ja) | 1981-07-08 | 1981-07-08 | シリコン薄膜の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS589320A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6080225A (ja) * | 1983-10-11 | 1985-05-08 | Hitachi Ltd | ドライプロセス処理方法及びその装置 |
| JPS6347920A (ja) * | 1986-08-18 | 1988-02-29 | Hitachi Ltd | 結晶性半導体装置の製造方法 |
| JPH08227879A (ja) * | 1995-12-18 | 1996-09-03 | Hitachi Ltd | ドライプロセス処理方法及びその装置 |
| CN110327475A (zh) * | 2019-07-25 | 2019-10-15 | 山东大学齐鲁医院 | 一种固体物料杀菌抑菌的装置和方法 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS54158190A (en) * | 1978-06-05 | 1979-12-13 | Yamazaki Shunpei | Semiconductor device and method of fabricating same |
| JPS55154726A (en) * | 1979-05-22 | 1980-12-02 | Shunpei Yamazaki | Manufacture of semiconductor device |
-
1981
- 1981-07-08 JP JP56105703A patent/JPS589320A/ja active Granted
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS54158190A (en) * | 1978-06-05 | 1979-12-13 | Yamazaki Shunpei | Semiconductor device and method of fabricating same |
| JPS55154726A (en) * | 1979-05-22 | 1980-12-02 | Shunpei Yamazaki | Manufacture of semiconductor device |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6080225A (ja) * | 1983-10-11 | 1985-05-08 | Hitachi Ltd | ドライプロセス処理方法及びその装置 |
| JPS6347920A (ja) * | 1986-08-18 | 1988-02-29 | Hitachi Ltd | 結晶性半導体装置の製造方法 |
| JPH08227879A (ja) * | 1995-12-18 | 1996-09-03 | Hitachi Ltd | ドライプロセス処理方法及びその装置 |
| CN110327475A (zh) * | 2019-07-25 | 2019-10-15 | 山东大学齐鲁医院 | 一种固体物料杀菌抑菌的装置和方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0376018B2 (ja) | 1991-12-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CA1168742A (en) | Thin film solar cell | |
| US4598304A (en) | Thin film devices of silicon | |
| EP0561500B1 (en) | Semiconductor device with RF deposited intrinsic buffer layer | |
| JPH07123169B2 (ja) | 光起電力デバイスの製造方法 | |
| JP2002343993A (ja) | 薄膜多結晶太陽電池及びその形成方法 | |
| AU2004222793B2 (en) | Solar cell and process for producing solar cell | |
| JPH07123112B2 (ja) | ｐ形アモルファス半導体を堆積させる方法及び電子写真用光受容体の製造方法 | |
| JPH0253941B2 (ja) | ||
| JPS589320A (ja) | シリコン薄膜の製造方法 | |
| JPS6329821B2 (ja) | ||
| Kartopu et al. | Inline atmospheric pressure metal-organic chemical vapour deposition for thin film CdTe solar cells | |
| JPH0376019B2 (ja) | ||
| JPH0329373A (ja) | 非晶質太陽電池 | |
| JPS6316914B2 (ja) | ||
| Ismail et al. | Porous silicon: A material of choice in solar energy harvesting | |
| CN111900213B (zh) | 一种CdMnTe成像探测器的制备方法 | |
| JPH038102B2 (ja) | ||
| JPH02177371A (ja) | アモルファス太陽電池の製造方法 | |
| JP2728874B2 (ja) | 半導体装置の製法 | |
| JP2829656B2 (ja) | 光起電力素子 | |
| JPH02275620A (ja) | Ｎ型シリコン薄膜 | |
| JPH03219622A (ja) | シリコン薄膜及びその製造方法 | |
| JPH03145719A (ja) | シリコン薄膜及びその製造方法 | |
| JPH02263431A (ja) | シリコン薄膜の製造方法 | |
| JPS6225250B2 (ja) |