JPH0416805B2 - - Google Patents
Info
- Publication number
- JPH0416805B2 JPH0416805B2 JP60163079A JP16307985A JPH0416805B2 JP H0416805 B2 JPH0416805 B2 JP H0416805B2 JP 60163079 A JP60163079 A JP 60163079A JP 16307985 A JP16307985 A JP 16307985A JP H0416805 B2 JPH0416805 B2 JP H0416805B2
- Authority
- JP
- Japan
- Prior art keywords
- state
- clock
- microcomputer
- input terminal
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING OR CALCULATING; COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/04—Generating or distributing clock signals or signals derived directly therefrom
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01N—INVESTIGATING OR ANALYSING MATERIALS BY DETERMINING THEIR CHEMICAL OR PHYSICAL PROPERTIES
- G01N21/00—Investigating or analysing materials by the use of optical means, i.e. using sub-millimetre waves, infrared, visible or ultraviolet light
- G01N21/17—Systems in which incident light is modified in accordance with the properties of the material investigated
- G01N21/47—Scattering, i.e. diffuse reflection
- G01N21/4738—Diffuse reflection, e.g. also for testing fluids, fibrous materials
- G01N2021/4776—Miscellaneous in diffuse reflection devices
- G01N2021/478—Application in testing analytical test strips
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01N—INVESTIGATING OR ANALYSING MATERIALS BY DETERMINING THEIR CHEMICAL OR PHYSICAL PROPERTIES
- G01N2201/00—Features of devices classified in G01N21/00
- G01N2201/12—Circuits of general importance; Signal processing
- G01N2201/126—Microprocessor processing
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
- Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Microcomputers (AREA)
- Power Sources (AREA)
Description
【発明の詳細な説明】
発明の背景
本発明は、マイクロコンピユータようのクロツ
ク信号を制御する方法及び回路に関する。
ク信号を制御する方法及び回路に関する。
マイクロコンピユータ、特にNEC7501などの
集積回路型のマイクロコンピユータは、通常の態
様において、オペレーシヨンに必要なクロツク・
パルスを受け入れるためのクロツク入力端子を有
する。
集積回路型のマイクロコンピユータは、通常の態
様において、オペレーシヨンに必要なクロツク・
パルスを受け入れるためのクロツク入力端子を有
する。
マイクロコンピユータが停止してしまい、残存
回路に出力を供給しなくてもよい時においてさえ
も、マイクロコンピユータの回路にクロツク・パ
ルスを引き続き供給することの不利な点の一つ
は、そのクロツク供給が停止された状態に比し、
電力消費がかなり大きいということである。
回路に出力を供給しなくてもよい時においてさえ
も、マイクロコンピユータの回路にクロツク・パ
ルスを引き続き供給することの不利な点の一つ
は、そのクロツク供給が停止された状態に比し、
電力消費がかなり大きいということである。
発明の概要
本発明の主な目的は、マイクロコンピユータが
データをメモリーに記憶し、かつクロツク・パル
スを必要としない停止モードにある時に電力消費
を節約するための、マイクロコンピユータ用のク
ロツクを制御する方法及び回路を提供することで
ある。
データをメモリーに記憶し、かつクロツク・パル
スを必要としない停止モードにある時に電力消費
を節約するための、マイクロコンピユータ用のク
ロツクを制御する方法及び回路を提供することで
ある。
本発明は、出力端子を有するクロツクパルス発
生手段１６と、パルス化された出力をマイクロコ
ンピユータの割込み入力端子６０に供給するため
のスイツチ手段１５と、初めは第一の状態にあ
り、そしてスイツチ手段１５からの出力を受ける
と、その第一の状態から第二の状態に移行するラ
ツチング手段１１，１２と、クロツクパルス発生
手段１６及びラツチング手段１１，１２からの出
力を受け、該ラツチング手段が第二の状態にある
ときには該クロツクパルスをマイクロコンピユー
タ１０のクロツク入力端子６７に供給し、そし
て、該ラツチング手段が第一の状態にあるときに
は該クロツクパルスがマイクロコンピユータのク
ロツク入力端子６７に供給されることを阻止する
ゲート手段１３と、を含む、シングルクロツク入
力端子６７、停止モード出力端子９及び割込み入
力端子６０を有し、且つデータをメモリに書き込
むための所定期間が設定されているシングルチツ
プマイクロコンピユータ１０のためのクロツク回
路であつて、該スイツチ手段が、オペレーシヨン
の開始を示すための、手動により起動可能なスイ
ツチであり、そして更に、停止モード出力がマイ
クロコンピユータ１０から発せられた時点から所
定の時間間隔をおいて、この停止モード出力をラ
ツチング手段１１，１２に供給して、該ラツチン
グ手段を第二の状態から第一の状態へとリセツト
させ、オペレーシヨン開始時に該ラツチング手段
が手動式のスイツチ手段１５によつて第二の状態
へと移行されるまで、ゲート手段１３によつて該
クロツクパルスがマイクロコンピユータのクロツ
ク入力端子６７に供給されることを阻止せしめる
ための手段Ｃを含み、該所定の時間間隔がデータ
をメモリに書き込むための所定期間よりも長く、
そうすることによつてクロツク入力端子への該ク
ロツクパルスの供給が停止される前にデータがメ
モリに書き込まれることを特徴とする回路であつ
て、 そのクロツク制御方法が、クロツクパルスを発
生する；スイツチ手段１５の手動による起動に応
答して出力パルスを発生し、該出力パルスをマイ
クロコンピユータの割込み入力端子６０に供給し
てオペレーシヨンの開始を指示する；スイツチ手
段１５の起動による出力パルスに応答して、ラツ
チング手段１１，１２の状態を、第一の信号
「１」を発生する初めの状態（第１の状態）から、
第二の信号「０」を発生する第二の状態へと変更
する；第一及び第二の信号をゲート手段１３で選
別し、該ラツチング手段が第二の状態にあるとき
にのみ、該クロツクパルスをマイクロコンピユー
タのクロツク入力端子６７に供給する；停止モー
ド出力がマイクロコンピユータ１０から発せられ
た時点から所定の時間間隔において、この停止モ
ード出力をラツチング手段１１，１２に供給し
て、該ラツチング手段の状態を第二の状態から第
一の状態へと変更し、それにより、オペレーシヨ
ン開始時に該ラツチング手段がスイツチ手段１５
の手動による起動によつて第二の状態へと戻され
るまで、該クロツクパルスが該マイクロコンピユ
ータのクロツク入力端子６７に供給されることを
阻止する；各ステツプを含み、 該所定の時間間隔が、データをメモリに書き込
むための所定期間よりも長く、そうすることによ
つて該クロツク入力端子への該クロツクパルスの
供給が停止される前にデータをメモリに書き込ま
れることを特徴とする。
生手段１６と、パルス化された出力をマイクロコ
ンピユータの割込み入力端子６０に供給するため
のスイツチ手段１５と、初めは第一の状態にあ
り、そしてスイツチ手段１５からの出力を受ける
と、その第一の状態から第二の状態に移行するラ
ツチング手段１１，１２と、クロツクパルス発生
手段１６及びラツチング手段１１，１２からの出
力を受け、該ラツチング手段が第二の状態にある
ときには該クロツクパルスをマイクロコンピユー
タ１０のクロツク入力端子６７に供給し、そし
て、該ラツチング手段が第一の状態にあるときに
は該クロツクパルスがマイクロコンピユータのク
ロツク入力端子６７に供給されることを阻止する
ゲート手段１３と、を含む、シングルクロツク入
力端子６７、停止モード出力端子９及び割込み入
力端子６０を有し、且つデータをメモリに書き込
むための所定期間が設定されているシングルチツ
プマイクロコンピユータ１０のためのクロツク回
路であつて、該スイツチ手段が、オペレーシヨン
の開始を示すための、手動により起動可能なスイ
ツチであり、そして更に、停止モード出力がマイ
クロコンピユータ１０から発せられた時点から所
定の時間間隔をおいて、この停止モード出力をラ
ツチング手段１１，１２に供給して、該ラツチン
グ手段を第二の状態から第一の状態へとリセツト
させ、オペレーシヨン開始時に該ラツチング手段
が手動式のスイツチ手段１５によつて第二の状態
へと移行されるまで、ゲート手段１３によつて該
クロツクパルスがマイクロコンピユータのクロツ
ク入力端子６７に供給されることを阻止せしめる
ための手段Ｃを含み、該所定の時間間隔がデータ
をメモリに書き込むための所定期間よりも長く、
そうすることによつてクロツク入力端子への該ク
ロツクパルスの供給が停止される前にデータがメ
モリに書き込まれることを特徴とする回路であつ
て、 そのクロツク制御方法が、クロツクパルスを発
生する；スイツチ手段１５の手動による起動に応
答して出力パルスを発生し、該出力パルスをマイ
クロコンピユータの割込み入力端子６０に供給し
てオペレーシヨンの開始を指示する；スイツチ手
段１５の起動による出力パルスに応答して、ラツ
チング手段１１，１２の状態を、第一の信号
「１」を発生する初めの状態（第１の状態）から、
第二の信号「０」を発生する第二の状態へと変更
する；第一及び第二の信号をゲート手段１３で選
別し、該ラツチング手段が第二の状態にあるとき
にのみ、該クロツクパルスをマイクロコンピユー
タのクロツク入力端子６７に供給する；停止モー
ド出力がマイクロコンピユータ１０から発せられ
た時点から所定の時間間隔において、この停止モ
ード出力をラツチング手段１１，１２に供給し
て、該ラツチング手段の状態を第二の状態から第
一の状態へと変更し、それにより、オペレーシヨ
ン開始時に該ラツチング手段がスイツチ手段１５
の手動による起動によつて第二の状態へと戻され
るまで、該クロツクパルスが該マイクロコンピユ
ータのクロツク入力端子６７に供給されることを
阻止する；各ステツプを含み、 該所定の時間間隔が、データをメモリに書き込
むための所定期間よりも長く、そうすることによ
つて該クロツク入力端子への該クロツクパルスの
供給が停止される前にデータをメモリに書き込ま
れることを特徴とする。
本発明によると、上記の及びその他の目的は、
停止モードが感知されるとクロツク・パルスがマ
イクロコンピユータに入るのを抑止する回路を設
けることにより果たされる。そうすることによつ
て、マイクロコンピユータが運転モードに戻る時
まで、電力消費が節減される。
停止モードが感知されるとクロツク・パルスがマ
イクロコンピユータに入るのを抑止する回路を設
けることにより果たされる。そうすることによつ
て、マイクロコンピユータが運転モードに戻る時
まで、電力消費が節減される。
本発明による回路により、使用者は、マイクロ
コンピユータとクロツクを一緒にONにし、マイ
クロコンピユータによりクロツクをONに保持せ
しめておくことができる。マイクロコンピユータ
が、前記クロツクパルスの供給を抑止する命令
（停止モード出力）を出すと、所定の時間の経過
後、そのクロツクがOFFにされる。
コンピユータとクロツクを一緒にONにし、マイ
クロコンピユータによりクロツクをONに保持せ
しめておくことができる。マイクロコンピユータ
が、前記クロツクパルスの供給を抑止する命令
（停止モード出力）を出すと、所定の時間の経過
後、そのクロツクがOFFにされる。
本発明による利点は、本発明によりコンピユー
タ・クロツクをOFFにして電力を節約すること
が可能になり、最小の部品経費で、コンピユー
タ・クロツクを再始動させられるということであ
る。好ましい実施態様においては、マイクロコン
ピユータが、水晶振動数が一定比率で上昇するの
を感知してもよく、受動時定数がこのウインドー
を抹消してもよい。
タ・クロツクをOFFにして電力を節約すること
が可能になり、最小の部品経費で、コンピユー
タ・クロツクを再始動させられるということであ
る。好ましい実施態様においては、マイクロコン
ピユータが、水晶振動数が一定比率で上昇するの
を感知してもよく、受動時定数がこのウインドー
を抹消してもよい。
これらの及び他の目的並びに本発明の利点は、
図面を参照した、本発明の以下の論述により一層
明らかになるであろう。
図面を参照した、本発明の以下の論述により一層
明らかになるであろう。
発明の詳細
図において、マイクロコンピユータ１０は、ク
ロツク入力端子６７、停止モード出力端子９及び
割込み入力端子６０を有するNEC7501であるこ
とが好ましい。通常そうであるように、押すと正
電圧（＋Ｖ）源に接続され、割込み入力端子を介
して、マイクロコンピユータ１０に始動すべきで
あるということを指示するスイツチ手段（ON／
OFF押しボタンスイツチ）１５が設けられてい
る。スイツチ１５の起動による出力は、ラツチン
グ手段（NORゲート）１１，１２によつて形成
される論理回路にも入力される。ゲート１１，１
２は、初期において、ゲート１１の出力が論理
「１」であり、ゲート１２の出力が論理「０」で
ある状態にリセツトされている。その際、ゲート
手段（NORゲート）１３の出力は、「０」であ
り、NORゲート１４の出力は、「１」である。
ロツク入力端子６７、停止モード出力端子９及び
割込み入力端子６０を有するNEC7501であるこ
とが好ましい。通常そうであるように、押すと正
電圧（＋Ｖ）源に接続され、割込み入力端子を介
して、マイクロコンピユータ１０に始動すべきで
あるということを指示するスイツチ手段（ON／
OFF押しボタンスイツチ）１５が設けられてい
る。スイツチ１５の起動による出力は、ラツチン
グ手段（NORゲート）１１，１２によつて形成
される論理回路にも入力される。ゲート１１，１
２は、初期において、ゲート１１の出力が論理
「１」であり、ゲート１２の出力が論理「０」で
ある状態にリセツトされている。その際、ゲート
手段（NORゲート）１３の出力は、「０」であ
り、NORゲート１４の出力は、「１」である。
クロツクパルス発生手段（圧電結晶発振器）１
６の出力は、ゲート１３の入力に送られるが、ゲ
ート１１がゲート１３の入力に論理「１」を供給
しているので、ゲート１３の出力は、論理「０」
のままである。かくして、クロツク・パルスは、
全くマイクロコンピユータ１０に入力されない。
６の出力は、ゲート１３の入力に送られるが、ゲ
ート１１がゲート１３の入力に論理「１」を供給
しているので、ゲート１３の出力は、論理「０」
のままである。かくして、クロツク・パルスは、
全くマイクロコンピユータ１０に入力されない。
スイツチ１５を閉じると、マイクロコンピユー
タ１０の端子６０に割込みが入力され、ゲート１
１，１２により形成される論理がリセツトされ
て、ゲート１１の出力が、論理「０」となり、発
振器１６が、クロツクパルスの発振を開始するこ
とが可能になる。これらのパルスは、その後で、
ゲート１４により反転されて、マイクロコンピユ
ータ１０のクロツク入力端子６７に供給される。
タ１０の端子６０に割込みが入力され、ゲート１
１，１２により形成される論理がリセツトされ
て、ゲート１１の出力が、論理「０」となり、発
振器１６が、クロツクパルスの発振を開始するこ
とが可能になる。これらのパルスは、その後で、
ゲート１４により反転されて、マイクロコンピユ
ータ１０のクロツク入力端子６７に供給される。
マイクロコンピユータ１０は、今やそのクロツ
クとともにその標準運転モードで作動することが
可能になる。マイクロコンピユータが、停止モー
ドに入ろうとして、停止命令が、その対応する出
力端子９から出力され、出力が論理「０」から論
理「１」に変わると、これがゲート１１，１２に
よつて形成されるフリツプフロツプをリセツトす
る動作を行い、ゲート１３からのクロツク出力を
抑止することになる。しかしながら、ゲート１２
の入力側に配設されたコンデンサーＣの存在によ
り、該クロツクパルスの供給が停止される前に該
マイクロコンピユータにて実行されなければなら
ない全ての機能、例えば、メモリーへのデータ書
き込みを実行するのに適するように選択された時
間を経過した後迄、ゲート１１，１２によつて形
成されるフリツプフロツプをリセツトするための
しきい値電圧に到達しないことになる。
クとともにその標準運転モードで作動することが
可能になる。マイクロコンピユータが、停止モー
ドに入ろうとして、停止命令が、その対応する出
力端子９から出力され、出力が論理「０」から論
理「１」に変わると、これがゲート１１，１２に
よつて形成されるフリツプフロツプをリセツトす
る動作を行い、ゲート１３からのクロツク出力を
抑止することになる。しかしながら、ゲート１２
の入力側に配設されたコンデンサーＣの存在によ
り、該クロツクパルスの供給が停止される前に該
マイクロコンピユータにて実行されなければなら
ない全ての機能、例えば、メモリーへのデータ書
き込みを実行するのに適するように選択された時
間を経過した後迄、ゲート１１，１２によつて形
成されるフリツプフロツプをリセツトするための
しきい値電圧に到達しないことになる。
マイクロコンピユータは、今や、次なるオペレ
ーシヨンに必要なデータがメモリー中に記憶され
ているが、前記クロツク回路の電力消費は、節約
されているモードにある。もし、マイクロコンピ
ユータ１０の運転を再開したい場合は、スイツチ
１５をONにすることにより手動で行うことがで
きる。
ーシヨンに必要なデータがメモリー中に記憶され
ているが、前記クロツク回路の電力消費は、節約
されているモードにある。もし、マイクロコンピ
ユータ１０の運転を再開したい場合は、スイツチ
１５をONにすることにより手動で行うことがで
きる。
本明細書及び特許請求の範囲は、説明のために
書かれたものであり、限定のためのものではない
ということ、また、本発明の精神及び範囲を離れ
ることなく様々の変形や変更がなされうるという
ことは明らかであろう。
書かれたものであり、限定のためのものではない
ということ、また、本発明の精神及び範囲を離れ
ることなく様々の変形や変更がなされうるという
ことは明らかであろう。
図は、本発明によるクロツク回路の概略図であ
る。 ９……停止モード出力端子、１０……（シング
ルチツプ）マイクロコンピユータ、１１，１２…
…ラツチング手段（NORゲート）、１３……ゲー
ト手段（NORゲート）、１４……ゲート、１５…
…スイツチ手段（ON／OFF押しボタンスイツ
チ）、１６……クロツクパルス発生手段（圧電結
晶発振器、６０……割込み入力端子、６７……
（シングル）クロツク入力端子。
る。 ９……停止モード出力端子、１０……（シング
ルチツプ）マイクロコンピユータ、１１，１２…
…ラツチング手段（NORゲート）、１３……ゲー
ト手段（NORゲート）、１４……ゲート、１５…
…スイツチ手段（ON／OFF押しボタンスイツ
チ）、１６……クロツクパルス発生手段（圧電結
晶発振器、６０……割込み入力端子、６７……
（シングル）クロツク入力端子。
Claims (1)
- 【特許請求の範囲】 １ 出力端子を有するクロツクパルス発生手段１
６と、 パルス化された出力をマイクロコンピユータの
割込み入力端子６０に供給するためのスイツチ手
段１５と、 初めは第一の状態にあり、そしてスイツチ手段
１５からの出力を受けると、その第一の状態から
第二の状態に移行するラツチング手段１１，１２
と、 クロツクパルス発生手段１６及びラツチング手
段１１，１２からの出力を受け、該ラツチング手
段が第二の状態にあるときには該クロツクパルス
をマイクロコンピユータ１０のクロツク入力端子
６７に供給し、そして、該ラツチング手段が第一
の状態にあるときには該クロツクパルスがマイク
ロコンピユータのクロツク入力端子６７に供給さ
れることを阻止するゲート手段１３と、 を含む シングルクロツク入力端子６７、停止モード出
力端子９及び割込み入力端子６０を有し、且つデ
ータをメモリに書き込むための所定期間が設定さ
れているシングルチツプマイクロコンピユータ１
０のためのクロツク回路であつて、 該スイツチ手段が、オペレーシヨンの開始を示
すための、手動により起動可能なスイツチであ
り、そして更に、停止モード出力がマイクロコン
ピユータ１０から発せられた時点から所定の時間
間隔をおいて、この停止モード出力をラツチング
手段１１，１２に供給して、該ラツチング手段を
第二の状態から第一の状態へとリセツトさせ、オ
ペレーシヨン開始時に該ラツチング手段が手動式
のスイツチ手段１５によつて第二の状態へと移行
されるまで、ゲート手段１３によつて該クロツク
パルスがマイクロコンピユータのクロツク入力端
子６７に供給されることを阻止せしめるための手
段Ｃを含み、該所定の時間間隔がデータをメモリ
に書き込むための所定期間よりも長く、そうする
ことによつてクロツク入力端子への該クロツクパ
ルスの供給が停止される前にデータがメモリに書
き込まれることを特徴とする回路。 ２ シングルクロツク入力端子６７、停止モード
出力端子９及び割込み入力端子６０を有し、且つ
データをメモリに書き込むための所定期間が設定
されているシングルチツプマイクロコンピユータ
１０用のクロツクを制御する方法であつて、 クロツクパルスを発生する； スイツチ手段１５の手動による起動に応答して
出力パルスを発生し、該出力パルスをマイクロコ
ンピユータの割込み入力端子６０に供給してオペ
レーシヨンの開始を指示する； スイツチ手段１５の起動による出力パルスに応
答して、ラツチング手段１１，１２の状態を、第
一の信号「１」を発生する初めの状態（第１の状
態）から、第二の段信号「０」を発生する第二の
状態へと変更する； 第一及び第二の信号をゲート手段１３で選別
し、該ラツチング手段が第二の状態にあるときに
のみ、該クロツクパルスをマイクロコンピユータ
のクロツク入力端子６７に供給する； 停止モード出力がマイクロコンピユータ１０か
ら発せられた時点から所定の時間間隔をおいて、
この停止モード出力をラツチング手段１１，１２
に供給して、該ラツチング手段の状態を第二の状
態から第一の状態へと変更し、それにより、オペ
レーシヨン開始時に該ラツチング手段がスイツチ
手段１５の手動による起動によつて第二の状態へ
と戻されるまで、該クロツクパルスが該マイクロ
コンピユータのクロツク入力端子６７に供給され
ることを阻止する； 各ステツプを含み； 該所定の時間間隔が、データをメモリに書き込
むための所定期間よりも長く、そうすることによ
つて該クロツク入力端子への該クロツクパルスの
供給が停止される前にデータをメモリに書き込ま
れることを特徴とする方法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US63457384A | 1984-07-26 | 1984-07-26 | |
| US634573 | 1984-07-26 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6140630A JPS6140630A (ja) | 1986-02-26 |
| JPH0416805B2 true JPH0416805B2 (ja) | 1992-03-25 |
Family
ID=24544354
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP16307985A Granted JPS6140630A (ja) | 1984-07-26 | 1985-07-25 | マイクロコンピユータ用のクロツクを制御する方法及び回路 |
Country Status (4)
| Country | Link |
|---|---|
| EP (1) | EP0173052A3 (ja) |
| JP (1) | JPS6140630A (ja) |
| AU (1) | AU563673B2 (ja) |
| CA (1) | CA1223667A (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| GB2194082A (en) * | 1986-08-18 | 1988-02-24 | Philips Nv | Data processing apparatus with energy saving clocking device |
| JPH0244085A (ja) * | 1988-08-02 | 1990-02-14 | Eagle Ind Co Ltd | 炭化ケイ素／窒化ケイ素複合材料の製造方法 |
| JPH03237067A (ja) * | 1990-02-13 | 1991-10-22 | Ngk Insulators Ltd | 窒化珪素焼結体の製造法 |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5311527A (en) * | 1976-07-20 | 1978-02-02 | Toshiba Corp | Electronic unit |
| JPS54104272A (en) * | 1978-02-03 | 1979-08-16 | Oki Electric Ind Co Ltd | Complementary mos logic circuit |
| GB2080585B (en) * | 1980-07-22 | 1984-07-04 | Tokyo Shibaura Electric Co | Semiconductor integrated circuit with reduced power consumption |
-
1985
- 1985-04-15 CA CA000479141A patent/CA1223667A/en not_active Expired
- 1985-07-03 AU AU44521/85A patent/AU563673B2/en not_active Ceased
- 1985-07-16 EP EP85108861A patent/EP0173052A3/en not_active Ceased
- 1985-07-25 JP JP16307985A patent/JPS6140630A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| EP0173052A2 (en) | 1986-03-05 |
| CA1223667A (en) | 1987-06-30 |
| EP0173052A3 (en) | 1987-08-05 |
| AU4452185A (en) | 1986-01-30 |
| JPS6140630A (ja) | 1986-02-26 |
| AU563673B2 (en) | 1987-07-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0854954A (ja) | 省電力機能付き集積回路 | |
| US4825407A (en) | Method and circuit for controlling single chip microcomputer | |
| US5479644A (en) | Microcomputer having an oscillator part with variable driving ability | |
| JPH08166834A (ja) | クロック発生回路及びマイクロコンピュータ | |
| JPH0416805B2 (ja) | ||
| JPH01148893U (ja) | ||
| JPH04348410A (ja) | マイクロコンピュータ | |
| KR100219680B1 (ko) | 슬립 모드 실행/해제 장치 | |
| JP4253383B2 (ja) | メモリ装置 | |
| JP2695547B2 (ja) | 復帰入力回路 | |
| JP2002314336A (ja) | 発振回路 | |
| JPS6270923A (ja) | 発振回路を備えた集積回路 | |
| JPS61147324A (ja) | クロツク制御回路 | |
| JPS6348203B2 (ja) | ||
| JP2738159B2 (ja) | クロック信号制御回路 | |
| JPH0431620Y2 (ja) | ||
| JPH045043Y2 (ja) | ||
| JPS6135565B2 (ja) | ||
| JPH0431621Y2 (ja) | ||
| KR100239428B1 (ko) | 파워 세이빙 회로 | |
| JPS6070550A (ja) | ディスク装置 | |
| JP2679093B2 (ja) | Ｉｃメモリーカード | |
| JPH0530192Y2 (ja) | ||
| JPS6077627A (ja) | 電源回路 | |
| JPS6019273A (ja) | Ｃｍｏｓワンチツプマイクロコンピユ−タ |