JPH0432812Y2 - - Google Patents

Info

Publication number
JPH0432812Y2
JPH0432812Y2 JP8156886U JP8156886U JPH0432812Y2 JP H0432812 Y2 JPH0432812 Y2 JP H0432812Y2 JP 8156886 U JP8156886 U JP 8156886U JP 8156886 U JP8156886 U JP 8156886U JP H0432812 Y2 JPH0432812 Y2 JP H0432812Y2
Authority
JP
Japan
Prior art keywords
circuit
noise
resistor
transistor
voltage
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP8156886U
Other languages
English (en)
Other versions
JPS62193315U (ja
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed filed Critical
Priority to JP8156886U priority Critical patent/JPH0432812Y2/ja
Publication of JPS62193315U publication Critical patent/JPS62193315U/ja
Application granted granted Critical
Publication of JPH0432812Y2 publication Critical patent/JPH0432812Y2/ja
Expired legal-status Critical Current

Links

Landscapes

  • Amplifiers (AREA)

Description

【考案の詳細な説明】 技術分野 本考案は互いに離れた位置に設置されて互いに
異なる接地系を有する装置間の信号を中継するア
ースアイソレーシヨンアンプに関するものであ
る。
背景技術 例えば車載オーデイオ装置のように、一方がダ
ツシユパネルに設置され他方がこのダツシユパネ
ルから離れたトランクルーム等に設置されたオー
デイオ信号処理装置同士の信号中継を信号へのア
ースノイズの混入を抑制しつつなすべく第9図に
示される如きアースアイソレーシヨンアンプが使
用される。
第9図において、抵抗R1及びR2によつて構成
される抵抗分圧回路の一端Aに電流制限抵抗R3
を介してバイアス電源Vccから電圧Vccが印加さ
れ、該抵抗分圧回路の他端は入力信号供給源(図
示せず)の接地系と共通の接地点Bに接続され
る。また、抵抗分圧回路に対して並列にバイパス
コンデンサC1が接続されA点とB点とは交流電
位が等しくなされる。上記抵抗分圧回路の分圧電
圧はPNP形トランジスタQ1のベースに印加され
る。このベースには結合コンデンサC2を経て入
力信号が供給される。トランジスタQ1のエミツ
タはエミツタ抵抗R4に接続され、抵抗R4の他端
Cは上記抵抗R1とR3との接続点Aに接続される。
トランジスタQ1のコレクタには、結合コンデン
サC3及びコレクタ抵抗R5の各一端が接続され、
コンデンサC3の他端は信号伝送線路2の中心導
体2aに接続される。このようにしてアイソレー
シヨンアンプ1が構成される。コレクタ抵抗R5
の他端は信号伝送線路2のシールド導体2b接続
される。中心導体2aの他端3aは、出力側回路
(図示せず)の入力端に接続され、シールド導体
2bの他端3bは上記出力側回路の接地点Dに接
続される。ここで、接地点Dと接地点Bとの間の
電位差により生ずるアース間ノイズはノイズ源ひ
nとして表示されている。
次に、この回路の動作について説明する。ま
ず、入力信号に対してアイソレーシヨンアンプ1
は周知のPNP形トランジスタによるエミツタ接
地増幅回路として動作し、入力信号の電位をひi
エミツタ抵抗R4の値をR4とすると、エミツタ電
流ieは、ie≒ひi/R4となる。またコレクタ抵抗
R5の値をR5とし、出力側回路3を高入カインピ
ーダンスにすればエミツタ電流ieはほぼコレクタ
抵抗R5を流れるから、コレクタ抵抗R5に印加さ
れる電圧ひcは、ひc≒ie・R5となる。故に、か
かる増幅回路の利得はR5/R4として表わされる。
また、トランジスタQ1は交流等価的に電流源と
して作用しそのインピーダンスは非常に大きいの
で、ノイズ源ひnによるノイズ電流inはコレクタ
抵抗R5にほとんど流れず、ノイズ源ひnによる
出力信号へのノイズ混入は無視し得る。従つて、
かかる回路によつて接地系の相違によるノイズひ
nの信号への混入(以下混信と称する)は抑制さ
れ(以下ノイズ抑制作用と称する)互いに離れた
位置になる設置間の信号中継における混信を防止
することが可能である。
しかしながら、ノイズひnの周波数が高くなる
と、トランジスタQ1のベース・コレクタ間容量
によりベース・コレクタ間のインピーダンスが上
記周波数の増加と共に低下し、ノイズ抑制作用が
損われ抵抗R2及びR5を経由してノイズル−プ電
流inが発生する。また、トランジスタの出力アド
ミタンスが十分に小さくない場合にはノイズ抑制
作用が十分でなく比較的に低い周波数からノイズ
ル−プ電流inが発生し、アースノイズひnが出力
信号中に進入して混信を生じ、出力信号のS/N
が低下する不具合がある。
考案の概要 よつて、本考案の目的とするところは広帯域に
亘つてノイズ抑制作用が発揮され得るアースアイ
ソレーシヨンアンプを提供することである。
上記目的を達成する為に本考案のアースアイソ
レーションアンプにおいては、少なくともエミツ
タ接地形トランジスタ増幅回路による2段増幅回
路を含みその前段増幅回路が第1接地系に、後段
増幅回路が第2接地系に接続されかつ前段増幅回
路のコレクタ出力が後段増幅回路のベース入力と
なるトランジスタ多段増幅回路と、上記第1及び
第2接地系間に接続され交流分圧回路とを有し、
その分圧出力が前段増幅回路のコレクタ回路及び
後段増幅回路のエミツタ回路に供給される構成と
している。
実施例 以下、本考案の実施例について第1図を参照し
つつ説明する。第1図において、アイソレーシヨ
ンアンプ1は前段増幅回路であるエミツタ接地形
トランジスタ増幅回路10、後段増幅回路である
エミツタ接地形トランジスタ増幅回路20及び抵
抗分圧回路30によつて構成されている。増幅回
路10は、その一端Aに抵抗R3を介してバイア
ス電圧Vccが印加され、他端が接地点Bに接続さ
れる抵抗R11とR12とからなるベースバイアス回
路と、このベースバイアス回路によりベース所定
電圧が印加されるNPN形トランジスタQ10と、こ
のトランジスタQ10のエミツタと接地点Bとの間
に接続される抵抗R13及び一端がトランジスタ
Q10のコレクタに接続される抵抗R14とにより形
成される。トランジスタQ10のベースには結合コ
ンデンサC10を介して入力信号が供給される。抵
抗R14の他端Cとベースバイアス回路の一端Aと
の間には抵抗R31が接続され、一端Aはバイパス
コンデンサC11により接地点Bに交流的に接地さ
れる。
トランジスタQ10のコレクタ出力は増幅回路2
0のPNP形トランジスタ20のベースに供給さ
れる。トランジスタ20のエミツタのエミツタは
抵抗R21を介して抵抗R14の他端Cに接続されコ
レクタは抵抗R22を介して接地点Dに接続され
る。抵抗R22の両端に印加される電圧は出力信号
として結合コンデンサC20を介して出力端3aに
供給される。
抵抗R14の他端Cと接地点Dとの間にはバイパ
スコンデンサC21(直流阻止コンデンサ)を介して
抵抗R32が接続される。抵抗R31及びR32は抵抗分
圧回路30を形成する。また、抵抗分圧回路30
はコンデンサC11及びC21と共に交流分圧回路を形
成する。この抵抗R31及びR32の値は抵抗R14及び
R21の値に比して十分に小なる値に設定される。
抵抗分圧回路30の両端にはコンデンサC11及び
C21を介してノイズ電圧ひnが印加され、分圧さ
れたノイズ成分がトランジスタQ10のコレクタ回
路R14及びトランジスタQ20のエミツタ回路R21
印加される。
次に回路の動作について説明する。増幅回路1
0及び20はエミツタ接地形増幅回路であるの
で、抵抗R13,R14,R21及びR22の値をそれぞれ
R13,R14,R21及びR22とすると、入力信号は増
幅回路10によりR14/R13倍され、さらに増幅
回路20によりR21/R22倍されて抵抗R22の両端
に出力信号として導出される。ところで、トラン
ジスタQ10及びQ20はコレクタベース間容量Cob及
び出力アドミタンスhoeを有し完全な電流源とは
なり得ず、アース間のノイズひnが信号系へ侵入
する。これを抑制するため抵抗分圧回路30が設
けられている。以下第2図を参照しつつ本考案に
おけるノイズ抑制作用について説明する。
第2図の回路は、第1図に示された回路の交流
等価回路であり、ノイズ電圧ひnは抵抗分圧回路
30により、接続点A,C間に印加されるノイズ
電圧ノイズ電圧tひn及び接続点C,D間に印加
されるノイズ電圧(1−t)ひnに分けられる。
ここで、tは分圧比であり、R17/(R17+R18
として表わされる。抵抗R30は抵抗R17とR18とが
並列接続された合成抵抗を示す。前段増幅回路1
0は従来のアイソレーシヨンアンプと同様の構成
であり、そのノイズひn成分に対する伝達関数は
A+jωBの形で表わされる。ここで、A,Bは実
数、ωはノイズnの周波数、jは虚数単位を示
す。よつて、ノイズ電圧tひnにより抵抗R14
印加されるノイズ電圧はtひn(A+jωB)とな
る。また、後段増幅回路20のノイズひn成分に
対する伝達関数はC+jωDと表わされる。ここで
C及びDは実数である。よつて、ノイズ電圧(1
−t)ひnにより抵抗R22に印加されるノイズ電
圧は(1−t)ひn(C+jωD)となる。なお、
上記A,B,C及びDは0もしくは0よりも大な
る値である。さらに、後段増幅回路20は、抵抗
R14の両端に印加されるノイズ電圧を増幅し、抵
抗R22の両端に出力する。後段増幅回路20の増
幅率を1とし、出力される位相を考慮して重ねの
理を適用すると、抵抗R16の両端に印加されるノ
イズ出力電圧ひoは、 ひo=(1−t)ひn(C+jωD)−tひn(A+
jωB)(dB)として表わされる。かかるノイズ電
圧ひnと出力電圧ひoとの関係を示す伝達関数を
hとして複素平面に表わすと、第3図のベクトル
図の如くなる。図中、h1=A+jωB,h2=C+
jωD、(1−t)<1である。ここで、伝達関数h
=(1−t)(C+jωD)−t(A+jωB)におい
て、tの値がt=D/(D+B)に設定される
と、ho=(B・C−D・A)/(D+B)となり
虚数部が相殺されて周波数依存性が解消され、実
数部の値も減少する。従つて、ノイズ抑制がなさ
れる。一方、tを変数として伝達関数hのとり得
る値|h|は、|h|≦|h1|もしくは|h|≦
|h2|であるから、少なくとも本考案のアイソレ
ーシヨンアンプのノイズ抑制作用は、分圧比tの
設定が適切でない場合でも2段増幅回路を構成す
る増幅回路のうちいずれかノイズ抑制作用の劣る
方よりも劣ることはなく回路の信頼性において好
ましい。さらに、伝達関数hの実数部と虚数部と
の比を調整しA/B=C/Dとすれば、伝達関数
hの値をほぼ0とすることが可能であり、ノイズ
電圧ひn成分は除去される。
後段増幅回路20の増幅度がαであるときは、 上記伝達関数はh(α)は、 h(α)=(1−t)(Cα+jωDα)−αt(A+
jωB)となる。ただし、Cα+jωDαは後段増幅回
路20のノイズひn成分に対する伝達関数であ
る。かかる場合にも虚数成分を0とするtが存在
する。よつて、分圧回路30分の圧比を適切に設
定することにより高周波数域におけるノイズ抑制
作用の低下を抑制することが可能である。
第10図は、従来のアイソレーシヨンアンプの
周波数特性Aと本考案によるアイソレーシヨンア
ンプの周波数特性Bとを示しており、縦軸はノイ
ズ電圧ひnとして0〔dBV〕を印加したときの出
力端へのもれを、横軸はノイズ電圧ひnの周波数
〔KHz〕を表わす。この図からも明らかであるよ
うに、ナーデイオ周波数の広い帯域に亘つて出力
端へのアースノイズの侵入が著しく抑制され特に
高周波数域におけるノイズ抑制作用の改善が著し
い。
本考案の他の実施例を第4図から第8図に示
す。各図に示された回路において第1図に示され
た回路と対応する部分には同一符号を付してお
り、かかる部分の説明は省略する。
第4図の回路おいては、トランジスタQ10
PNP形トランジスタ、トランジスタQ20にNPN
形トランジスタを用いている。抵抗R40は接地系
を分離するデカツプリング抵抗である。
第5図の回路においては、トランジスタQ10
びQ20にPNP形トランジスタを用いている。コン
デンサC22は分圧回路(抵抗R31及びR32)の分圧
出力(交流分)をトランジスタQ20のエミツタ回
路に供給する。
第6図の回路においては、トランジスタQ10
びQ20としてFETを用いている。抵抗R41はトラ
ンジスタQ20のゲートバイアス抵抗である。コン
デンサC12は結合コンデンサである。
第7図の回路は、第1図の回路において分圧回
路の抵抗R31とバイパスコンデンサC11の位置を変
更した例であり、交流回路として両者は等しいも
のである。
第8図の回路は、第1図の回路のトランジスタ
Q10をFETとし、抵抗R31とコンデンサC11の位置
を逆にして接続した例である。
各回路の交流等価回路は第1図に示された回路
の交流等価回路と同等であり、同様のノイズ抑制
作用が得られる。
なお、抵抗分圧回路30を可変抵抗もしくは可
変抵抗を含む構成とすることが可能であり、かか
る場合には回路素子の値のバラツキによる回路毎
の特性の相違を調整することが可能である。ま
た、交流成分を分圧する交流分圧回路は抵抗分圧
回路に限らず、インピーダンス回路により構成さ
れ得る。
考案の効果 以上説明したように本考案のアースアイソレー
シヨンにおいては、前段が第1接地系に、その後
段が第2接地系に接続されるエミツタ接地系多段
増幅回路と、アース間ノイズ電圧が印加される交
流分圧回路とを備え、この分圧回路の分圧出力を
前段増幅回路のコレクタ回路及び後段増幅回路の
エミツタ回路に適切な値で供給してアース間ノイ
ズに対する両回路の合成伝達関数の周波数依存性
及び利得を減ずる構成としている故、オーデイオ
周波数の低域から高域に亘つてアースノイズ成分
の出力信号への混入が抑制されて好ましい。
【図面の簡単な説明】
第1図は、本考案の実施例を示す回路図、第2
図は、第1図に示された回路の交流等価回路を示
回路図、第3図は、第2図に示された回路の動作
を説明するためのベクトル図、第4図〜第8図
は、本考案の他の実施例を示す回路図、第9図
は、従来回路例を示す回路図、第10図は、従来
回路及び本考案回路の周波数特性を示す特性曲線
図である。 10……前段増幅回路、20……後段増幅回
路、30……分圧回路。

Claims (1)

    【実用新案登録請求の範囲】
  1. 第1接地系を有するエミツタ接地形の第1トラ
    ンジスタ増幅回路と、前記第1トランジスタ増幅
    回路のコレクタ出力をベース入力としかつ第2接
    地系を有するエミツタ接地形の第2トランジスタ
    増幅回路とを含むアースアイソレーシヨンアンプ
    であつて、前記第1接地系と前記第2接地系との
    間に接続されて交流分のみを圧する交流分圧回路
    を有し、前記交流分圧回路の分圧出力が前記第1
    トランジスタ増幅回路のコレクタ回路及び前記第
    2トランジスタ増幅回路のエミツタ回路に供給さ
    れることを特徴とするアースアイソレーシヨンア
    ンプ。
JP8156886U 1986-05-28 1986-05-28 Expired JPH0432812Y2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP8156886U JPH0432812Y2 (ja) 1986-05-28 1986-05-28

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP8156886U JPH0432812Y2 (ja) 1986-05-28 1986-05-28

Publications (2)

Publication Number Publication Date
JPS62193315U JPS62193315U (ja) 1987-12-09
JPH0432812Y2 true JPH0432812Y2 (ja) 1992-08-06

Family

ID=30933428

Family Applications (1)

Application Number Title Priority Date Filing Date
JP8156886U Expired JPH0432812Y2 (ja) 1986-05-28 1986-05-28

Country Status (1)

Country Link
JP (1) JPH0432812Y2 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001326539A (ja) * 2000-05-15 2001-11-22 Alpine Electronics Inc 入力インタフェース回路

Also Published As

Publication number Publication date
JPS62193315U (ja) 1987-12-09

Similar Documents

Publication Publication Date Title
US4205276A (en) Audio amplifier with low AM radiation
US4406990A (en) Direct coupled DC amplification circuit
JPH0432812Y2 (ja)
US4539529A (en) Semiconductor amplifier circuit
US4048577A (en) Resistor-controlled circuit for improving bandwidth of current gain cells
US4101842A (en) Differential amplifier
JPS645370Y2 (ja)
CA1205019A (en) Asymetrically driven audio amplifier with three speakers
JPS6315505A (ja) ア−スアイソレ−シヨンアンプ
JPH0633720Y2 (ja) 信号伝送線路装置
JPS6224977Y2 (ja)
US5300826A (en) Interface circuit for audio signal
JPS636885Y2 (ja)
JPS6119534Y2 (ja)
JPH0321064Y2 (ja)
JPS5848810Y2 (ja) ドウキケンパカイロ
JPS6348980Y2 (ja)
JP3308596B2 (ja) 差動増幅器およびこれを用いたフィルタ
JPS6334360Y2 (ja)
JPS6246329Y2 (ja)
JPS6224976Y2 (ja)
JPS5829620Y2 (ja) 増幅回路
JPH0241929Y2 (ja)
JPS60153612A (ja) 電流反転回路
JP3114179B2 (ja) Fet集積装置