JPS6351677A - 接合型電界効果トランジスタを有した半導体装置 - Google Patents
接合型電界効果トランジスタを有した半導体装置Info
- Publication number
- JPS6351677A JPS6351677A JP19482086A JP19482086A JPS6351677A JP S6351677 A JPS6351677 A JP S6351677A JP 19482086 A JP19482086 A JP 19482086A JP 19482086 A JP19482086 A JP 19482086A JP S6351677 A JPS6351677 A JP S6351677A
- Authority
- JP
- Japan
- Prior art keywords
- region
- type
- semiconductor
- substrate
- semiconductor region
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Junction Field-Effect Transistors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は接合型電界効果トランジスタ（以下Ｊ−ＦＥＴ
と言う）を有した半導体’ＡＭに関し、特に、チャネル
領域をイオン注入技術によって形成することにより特性
ノ＼ラツキの低減を図った接合型電界効果トランジスタ
を有した半導体装置に関する。
と言う）を有した半導体’ＡＭに関し、特に、チャネル
領域をイオン注入技術によって形成することにより特性
ノ＼ラツキの低減を図った接合型電界効果トランジスタ
を有した半導体装置に関する。
従来のＮチャネル型Ｊ−ＦＥＴに使用される半導体基板
として、例えば、第５図（イ）に示すものがある。この
半導体基板は、ゲート電極とオーミックコンタクトをと
るために、また電気的抵抗が小さくなるように？農度の
高いＰ゛型基板１を使用し、この基板１上にＮ型不純物
をエピタキシャル成長させたＮ型半導体領域９を有する
ものである。第５図（ロ）は第５図（イ）の半導体基板
の深さＸにおける不純物濃度を示している。
として、例えば、第５図（イ）に示すものがある。この
半導体基板は、ゲート電極とオーミックコンタクトをと
るために、また電気的抵抗が小さくなるように？農度の
高いＰ゛型基板１を使用し、この基板１上にＮ型不純物
をエピタキシャル成長させたＮ型半導体領域９を有する
ものである。第５図（ロ）は第５図（イ）の半導体基板
の深さＸにおける不純物濃度を示している。
第６図は第５図（イ〉の基板を用いたＮチャネル型Ｊ−
ＦＥＴの一例を示すもので、Ｐ。
ＦＥＴの一例を示すもので、Ｐ。
型半導体領域１とＮ型半導体領域９から成るシリコン基
板上に、フォトリソグラフィ技術を用いて選択的に絶縁
膜を形成し、ブレーナ拡散技術によりＰ型頭域４を形成
し、Ｐ型頭域４に囲まれたＮ型領域９内にＰ型ゲート領
域５を形成し、領域５は領域１と電気的に接続している
。さらに、領域９内にゲート領域５をはさんで電極との
オーミックコンタクトをとるためにＮ９型領域６ （ソ
ース・ドレイン領域）を形成し、絶縁膜７を選択的に形
成することによってコンタクト窓を開ける。そして、コ
ンタクト窓を介して金属配線８を選択的に形成すること
により接合型電界効果トランジスタを形成している。
板上に、フォトリソグラフィ技術を用いて選択的に絶縁
膜を形成し、ブレーナ拡散技術によりＰ型頭域４を形成
し、Ｐ型頭域４に囲まれたＮ型領域９内にＰ型ゲート領
域５を形成し、領域５は領域１と電気的に接続している
。さらに、領域９内にゲート領域５をはさんで電極との
オーミックコンタクトをとるためにＮ９型領域６ （ソ
ース・ドレイン領域）を形成し、絶縁膜７を選択的に形
成することによってコンタクト窓を開ける。そして、コ
ンタクト窓を介して金属配線８を選択的に形成すること
により接合型電界効果トランジスタを形成している。
しかし、従来の接合型電界効果トランジスタを存した半
導体装置によれば、エピタキシャル成長により形成され
たＮ型半導体領域９の厚さおよび抵抗に±１０％程度の
バラツキが生じるのを避けることは難しい。その厚さの
バラツキはチャネル幅のバラツキとなり、また、抵抗の
バラツキは不純物濃度のバラツキによって生じるもので
あり、このバラツキのため電気的特性が不安定になると
いう不都合がある。この傾向はウェハースを大きくする
と強まるため、Ｊ−ＦＥＴの大口径化を困難にしている
。
導体装置によれば、エピタキシャル成長により形成され
たＮ型半導体領域９の厚さおよび抵抗に±１０％程度の
バラツキが生じるのを避けることは難しい。その厚さの
バラツキはチャネル幅のバラツキとなり、また、抵抗の
バラツキは不純物濃度のバラツキによって生じるもので
あり、このバラツキのため電気的特性が不安定になると
いう不都合がある。この傾向はウェハースを大きくする
と強まるため、Ｊ−ＦＥＴの大口径化を困難にしている
。
本発明は上記に鑑みてなされたものであり、チャネル領
域となる半導体領域の厚さおよび抵抗のバラツキを抑え
て電気的特性の安定化を図り、かつ、それによりウェハ
ースの大口径化によってコストダウンを図るため、半導
体基板上にこれと同導電型でそれよりも濃度の低い半導
体領域を形成し、この半導体領域にイオン注入によって
逆導電型の半導体領域を形成してこれをチャネル領域に
するようにした接合型電界効果トランジスタを有した半
導体装置を提供するものである。
域となる半導体領域の厚さおよび抵抗のバラツキを抑え
て電気的特性の安定化を図り、かつ、それによりウェハ
ースの大口径化によってコストダウンを図るため、半導
体基板上にこれと同導電型でそれよりも濃度の低い半導
体領域を形成し、この半導体領域にイオン注入によって
逆導電型の半導体領域を形成してこれをチャネル領域に
するようにした接合型電界効果トランジスタを有した半
導体装置を提供するものである。
以下、本発明の接合型電界効果トランジスタを有した半
導体装置を詳細に説明する。
導体装置を詳細に説明する。
第１図（イ） 、 （ｏ） 、 （７１）は本発明の半
導体基板の断面構造を示し、（ニ）、（ネ）、（へ）は
順次（イ）、（Ｕ） 、 （／ｌ）に対応した不純物濃
度を示している。
導体基板の断面構造を示し、（ニ）、（ネ）、（へ）は
順次（イ）、（Ｕ） 、 （／ｌ）に対応した不純物濃
度を示している。
第１図（０）に示すように後述するイオン注入不純物濃
度Ｎ、よりも低濃度Ｎ２のＰ壁領域２を形成し、第１図
（ハ）に示すように、Ｐ。
度Ｎ、よりも低濃度Ｎ２のＰ壁領域２を形成し、第１図
（ハ）に示すように、Ｐ。
型領域２上にイオン注入技術により不純物濃度Ｎ３のＮ
型領域３を形成する。
型領域３を形成する。
第２図は本発明によるこの基板を用いたＮチャネル型Ｊ
−ＦＥＴを示す。Ｐ゛型半導体領域ｌ０１Ｐ型半導体領
域２、および不純物濃度Ｎ３になるようにイオン注入し
たＮ型半導体領域３から成るシリコン基板上に、フォト
リソグラフィ技術を用いて選択的に絶縁膜７を形成し、
プレーナ拡散技術によりＰ壁領域２に囲まれたＮ型領域
３内にＰ型ゲート領域５を形成しており、領域５は領域
１と接続し−ている。更に、領域３内にゲート領域５を
はさんで電極とのオーミックコンタクトをとるために、
Ｎ′″型領域６（ソース・ドレイン領域）を形成し、絶
縁膜７を選択的に形成することによってコンタクト窓を
開ける。このコンタクト窓を介して金属配線８を選択的
に形成することにより接合型電界効果トランジスタを形
成している。ここで、イオン注入によるＮ型半導体領域
３がチャネル層となる。
−ＦＥＴを示す。Ｐ゛型半導体領域ｌ０１Ｐ型半導体領
域２、および不純物濃度Ｎ３になるようにイオン注入し
たＮ型半導体領域３から成るシリコン基板上に、フォト
リソグラフィ技術を用いて選択的に絶縁膜７を形成し、
プレーナ拡散技術によりＰ壁領域２に囲まれたＮ型領域
３内にＰ型ゲート領域５を形成しており、領域５は領域
１と接続し−ている。更に、領域３内にゲート領域５を
はさんで電極とのオーミックコンタクトをとるために、
Ｎ′″型領域６（ソース・ドレイン領域）を形成し、絶
縁膜７を選択的に形成することによってコンタクト窓を
開ける。このコンタクト窓を介して金属配線８を選択的
に形成することにより接合型電界効果トランジスタを形
成している。ここで、イオン注入によるＮ型半導体領域
３がチャネル層となる。
前述したように、エピタキシャル成長による半導体領域
の厚さおよび抵抗のバラツキは±１０％程度であるのに
対し、本発明のようにイオン注入技術を用いると±５％
以内に低減できる。
の厚さおよび抵抗のバラツキは±１０％程度であるのに
対し、本発明のようにイオン注入技術を用いると±５％
以内に低減できる。
イオン注入によるイオン濃度は次式で与えられる。
ここで、
Ｎ （Ｚ）はイオン濃度
Ｎ１は単位面積当りの注入量
Ｚは基板深さ
くＲ１）＞はイオンの投影飛程
くΔＲｐ＞ は標準偏差
上式によって、イオン濃度は従来のエピタキシャル成長
に比べてはるかに高い精度でコントロールすることがで
き、前述のバラツキを低減することができる。
に比べてはるかに高い精度でコントロールすることがで
き、前述のバラツキを低減することができる。
更に、具体的に説明すると、次の通りである。
第１図（イ）〜（へ）に示したように、高濃度基板ｌ上
に同導電型の低濃度不純物濃度Ｎ２（例えば、−５Ｘ
工Ｑ”ｃｍ−’）の半導体領域２を設け、これに逆導電
型の不純物濃度Ｎをイオン注入し、形成された表面不純
物濃度をＮ。
に同導電型の低濃度不純物濃度Ｎ２（例えば、−５Ｘ
工Ｑ”ｃｍ−’）の半導体領域２を設け、これに逆導電
型の不純物濃度Ｎをイオン注入し、形成された表面不純
物濃度をＮ。
（例えば、ｌ ×ｌ Ｑ Ｉ Ｓ ｃＩｏ−３）とする
と、コノ時のイオン注入の不純物濃度Ｎは次式で与えら
れる。
と、コノ時のイオン注入の不純物濃度Ｎは次式で与えら
れる。
Ｎ”’Ｎｚ Ｎ３
＝ Ｉ ＸＩＯ”＋ ５ ＸＩＯ”
＝ ６ ＸＩＯ” （ｃｍ−’）
しかし、サブストレートウェハースのような不純物濃度
の高い基板上に直接低濃度の不純物をイオン注入してそ
の濃度および深さをコントロールすることは、濃度差が
大きくなって非常に困難である。
の高い基板上に直接低濃度の不純物をイオン注入してそ
の濃度および深さをコントロールすることは、濃度差が
大きくなって非常に困難である。
例えば、不純物濃度の高い一導電型基扱の不純物濃度を
Ｎ、（例えば、Ｉ ＸＩＯ”ｃｍ−３）、これにイオン
注入する逆、１１型の不純物濃度をＮｏ、イオン注入に
よって形成された表面不純物濃度をＮｌ （例えば、
−５Ｘ１０”ｃｍ−’）とすると、イオン注入の不純物
濃度Ｎ°は次式で与えられる。
Ｎ、（例えば、Ｉ ＸＩＯ”ｃｍ−３）、これにイオン
注入する逆、１１型の不純物濃度をＮｏ、イオン注入に
よって形成された表面不純物濃度をＮｌ （例えば、
−５Ｘ１０”ｃｍ−’）とすると、イオン注入の不純物
濃度Ｎ°は次式で与えられる。
Ｎ’ ＝Ｎ、−Ｎ。
＝ Ｉ ＸＩＯ”＋ ５ Ｘ’ＩＯ”
＝１．００５ ｘｌＱＩ６ （ｃｍ−’）ＮとＮｏを比
較した場合、Ｎ３の濃度を得るためににＮｏの濃度は極
めて高精度が要求される。例えば、Ｎ’ ＝１．００
５ ｘｌＱＩＩｌ （ｃｍ−３）である場合、これが１
％ずれてＮ’ ＝１．０１５ｘｌＱ１８ （ｃｍ−３
）となったとき、表面不純物濃度はＮ、 ＝１．５ Ｘ
ＩＯ” （ｃｍ−’）となってしまい、所要の値５ ×
１ＱＩ５ （ｃｍ−’）と比べ３倍もの違いが生じる。
較した場合、Ｎ３の濃度を得るためににＮｏの濃度は極
めて高精度が要求される。例えば、Ｎ’ ＝１．００
５ ｘｌＱＩＩｌ （ｃｍ−３）である場合、これが１
％ずれてＮ’ ＝１．０１５ｘｌＱ１８ （ｃｍ−３
）となったとき、表面不純物濃度はＮ、 ＝１．５ Ｘ
ＩＯ” （ｃｍ−’）となってしまい、所要の値５ ×
１ＱＩ５ （ｃｍ−’）と比べ３倍もの違いが生じる。
これに対し、例えば、Ｎ＝ ６ ＸＩＯ” （ｃｍ−’
）である場合、これが１％ずれてＮ＝６．０６ｘｌＯＩ
５（ａｍ −’ ）となったとしても、所要の値５Ｘ１
０”（ｃｍ−”）とのずれは小さく、イオン注入の精度
によるバラツキは少ない。
）である場合、これが１％ずれてＮ＝６．０６ｘｌＯＩ
５（ａｍ −’ ）となったとしても、所要の値５Ｘ１
０”（ｃｍ−”）とのずれは小さく、イオン注入の精度
によるバラツキは少ない。
上記より、本発明のように濃度の高い基板上に同導電型
の濃度の低い半導体領域を形成することは、イオン注入
による濃度および深さのコントロールにおいて極めて有
効である。
の濃度の低い半導体領域を形成することは、イオン注入
による濃度および深さのコントロールにおいて極めて有
効である。
第３図（イ） 、 （ｔ＋） 、 （１１）は本発明の
第２の実施例の断面構造を示し、（＝） 、 （＋）
、 （へ）は順次（イ）、（［１）、（ハ）に対応した
不純物濃度を示している。
第２の実施例の断面構造を示し、（＝） 、 （＋）
、 （へ）は順次（イ）、（［１）、（ハ）に対応した
不純物濃度を示している。
第３図（イ）に示す濃度Ｎ１のＮ゛型基板１１上に、第
３図（０）に示すように、イオン注入不純物濃度よりも
低濃度Ｎ２のＮ型不純物領域１２を形成し、第３図（ハ
）に示すように、領域１２上にＰ型不純物をイオン注入
し、拡散させることによってＰ型のチャネル層１３を形
成する。
３図（０）に示すように、イオン注入不純物濃度よりも
低濃度Ｎ２のＮ型不純物領域１２を形成し、第３図（ハ
）に示すように、領域１２上にＰ型不純物をイオン注入
し、拡散させることによってＰ型のチャネル層１３を形
成する。
第４図は本発明によるこの基板を用いて、プレーナ拡散
技術により製造したＰチャネル型Ｊ−ＦＥＴを示したも
のである。ここで、１５はＮ型のゲート領域、１６はＰ
′″型のオーミックコンタクト領域、１７はコンタクト
窓を有する絶縁膜、１日は金属配線であり、イオン注入
によるＰ型半導体領域１３がチャネル領域となる。
技術により製造したＰチャネル型Ｊ−ＦＥＴを示したも
のである。ここで、１５はＮ型のゲート領域、１６はＰ
′″型のオーミックコンタクト領域、１７はコンタクト
窓を有する絶縁膜、１日は金属配線であり、イオン注入
によるＰ型半導体領域１３がチャネル領域となる。
（発明の効果〕
以上説明した通り、本発明の接合型電界効果トランジス
タを有した半導体装置によれば、半導体基板上にこれと
同導電型でそれよりも濃度の低い半導体領域を形成し、
この半導体領域にイオン注入によって逆導電型の半導体
領域を形成してこれをチャネル領域にするようにしたた
め、チャネル領域となる半導体θ■域の厚さおよび砥抗
のバラツキを抑えて電気的特性の安定化を図り、かつ、
それによってウェハースの大口径化によりコストダウン
を図ることができる。
タを有した半導体装置によれば、半導体基板上にこれと
同導電型でそれよりも濃度の低い半導体領域を形成し、
この半導体領域にイオン注入によって逆導電型の半導体
領域を形成してこれをチャネル領域にするようにしたた
め、チャネル領域となる半導体θ■域の厚さおよび砥抗
のバラツキを抑えて電気的特性の安定化を図り、かつ、
それによってウェハースの大口径化によりコストダウン
を図ることができる。
第１図（イ）、（Ｔｌ）、（ハ）は本発明のＪ−ＦＥＴ
用ウェハースの製造工程を示す断面図であり、第１図（
，１，） 、 （＊） 、 （へ）は不純物濃度を示す
説明図、第２図は本発明の一実施例を示す説明図、第３
図（イ）、（Ｉｌｌ）、（ハ）は本発明の他のＪ−ＦＥ
Ｔ用ウェハースの製造工程を示す断面図であり、第３図
（ニ） 、 （＊） 、（へ）は不純物濃度を示す説明
図、第４図は本発明の他の実施例を示す断面図、第５図
（イ）、（Ｅｌ）は従来のＪ−ＦＥＴ用ウェハースの断
面構造および不純物を示す説明図、第６図は従来のＪ−
ＦＥＴを示す断面図。 符号の説明 １−・−−−−−Ｐ ”型半導体領域 ２−・−・・Ｐ型半導体領域 ３・・・−・イオン注入によるＮ型半導体領域４−・−
Ｐ型半導体領域 ５−・・−・・−ゲート（Ｐ型）領域 ６・−・−Ｎ゛型オーミックコンタクト領域７−・−・
〜絶縁膜 ８−・・・・・金属配線 ９・−・・・・・エビクキシャル成長によるＮ型半導体
領域１１・・・・・−・Ｎ゛型半導体領域 １２−・−・−Ｎ型半導体領域 １３−・・−・・イオン注入によるＰ型半導体領域１４
−・−・・Ｎ型半導体領域
用ウェハースの製造工程を示す断面図であり、第１図（
，１，） 、 （＊） 、 （へ）は不純物濃度を示す
説明図、第２図は本発明の一実施例を示す説明図、第３
図（イ）、（Ｉｌｌ）、（ハ）は本発明の他のＪ−ＦＥ
Ｔ用ウェハースの製造工程を示す断面図であり、第３図
（ニ） 、 （＊） 、（へ）は不純物濃度を示す説明
図、第４図は本発明の他の実施例を示す断面図、第５図
（イ）、（Ｅｌ）は従来のＪ−ＦＥＴ用ウェハースの断
面構造および不純物を示す説明図、第６図は従来のＪ−
ＦＥＴを示す断面図。 符号の説明 １−・−−−−−Ｐ ”型半導体領域 ２−・−・・Ｐ型半導体領域 ３・・・−・イオン注入によるＮ型半導体領域４−・−
Ｐ型半導体領域 ５−・・−・・−ゲート（Ｐ型）領域 ６・−・−Ｎ゛型オーミックコンタクト領域７−・−・
〜絶縁膜 ８−・・・・・金属配線 ９・−・・・・・エビクキシャル成長によるＮ型半導体
領域１１・・・・・−・Ｎ゛型半導体領域 １２−・−・−Ｎ型半導体領域 １３−・・−・・イオン注入によるＰ型半導体領域１４
−・−・・Ｎ型半導体領域
Claims (1)
- 【特許請求の範囲】 一導電型半導体基板に形成された該基板よ りも不純物濃度が低い前記一導電型の第１の半導体領域
と、前記第１の半導体領域にイオン注入技術によって形
成された該領域よりも不純物濃度が高い前記一導電型と
は逆導電型の第２の半導体領域と、前記第２の半導体領
域に設けられたゲート、ソースおよびドレインより構成
される接合型電界効果トランジスタを含み、前記第２の
半導体領域をチャネル領域とすることを特徴とする接合
型電界効果トランジスタを有した半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP19482086A JPS6351677A (ja) | 1986-08-20 | 1986-08-20 | 接合型電界効果トランジスタを有した半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP19482086A JPS6351677A (ja) | 1986-08-20 | 1986-08-20 | 接合型電界効果トランジスタを有した半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6351677A true JPS6351677A (ja) | 1988-03-04 |
Family
ID=16330797
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP19482086A Pending JPS6351677A (ja) | 1986-08-20 | 1986-08-20 | 接合型電界効果トランジスタを有した半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6351677A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH09213712A (ja) * | 1996-01-30 | 1997-08-15 | Nec Corp | 接合型電界効果トランジスタおよびその製造方法 |
| JP2007531670A (ja) * | 2004-03-31 | 2007-11-08 | シーエイチ、アンド、アイ、テクノロジーズ、インコーポレイテッド | 再充填可能な材料移送システム |
| US10221059B2 (en) | 2004-03-31 | 2019-03-05 | Ch&I Technologies, Inc. | Refillable material transfer system |
-
1986
- 1986-08-20 JP JP19482086A patent/JPS6351677A/ja active Pending
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH09213712A (ja) * | 1996-01-30 | 1997-08-15 | Nec Corp | 接合型電界効果トランジスタおよびその製造方法 |
| JP2007531670A (ja) * | 2004-03-31 | 2007-11-08 | シーエイチ、アンド、アイ、テクノロジーズ、インコーポレイテッド | 再充填可能な材料移送システム |
| US7997445B2 (en) | 2004-03-31 | 2011-08-16 | Ch&I Technologies, Inc. | Refillable material transfer system |
| US10221059B2 (en) | 2004-03-31 | 2019-03-05 | Ch&I Technologies, Inc. | Refillable material transfer system |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH03501670A (ja) | 炭化珪素製ｍｏｓｆｅｔ | |
| JPS6351677A (ja) | 接合型電界効果トランジスタを有した半導体装置 | |
| JPS60138974A (ja) | 絶縁ゲ−ト型電界効果トランジスタの製造方法 | |
| JPH0350771A (ja) | 半導体装置 | |
| JP2515524B2 (ja) | 絶縁ゲ―ト電界効果トランジスタの製造方法 | |
| JPH01103878A (ja) | 半導体装置の製造方法 | |
| JPS6173380A (ja) | 半導体装置の製造方法 | |
| JPS6313378A (ja) | 半導体装置およびその製造方法 | |
| JPH023270A (ja) | Ｈｃｔ半導体装置の製造方法 | |
| JPS6034073A (ja) | ショットキ−ゲ−ト型電界効果トランジスタの製造方法 | |
| JPS6157714B2 (ja) | ||
| JPS61100975A (ja) | 接合形電界効果トランジスタ | |
| JPS5931074A (ja) | 静電誘導トランジスタの製造方法 | |
| JPS6097662A (ja) | 半導体装置の製造方法 | |
| JPH04162420A (ja) | 半導体装置の製造方法 | |
| JPS6225462A (ja) | ジヤンクシヨン形電界効果トランジスタ | |
| JPS57134976A (en) | Manufacture of field effect transistor | |
| JPS583391B2 (ja) | デンカイコウカガタトランジスタ ノ セイゾウホウホウ | |
| JPS63262874A (ja) | 絶縁ゲ−ト電界効果トランジスタの製造方法 | |
| JPH04129274A (ja) | 半導体装置 | |
| JPS5910591B2 (ja) | 電界効果トランジスタの製造方法 | |
| JPH0484440A (ja) | 接合型電界効果トランジスタの製造方法 | |
| JPS61228663A (ja) | 半導体装置 | |
| JPH01296669A (ja) | Ｍｏｓ型電界効果トランジスタの製造方法 | |
| JPS63275180A (ja) | Ｍｏｓ形電界効果トラジスタ |