JPS6351679A - 半導体装置 - Google Patents

半導体装置

Info

Publication number
JPS6351679A
JPS6351679A JP19607386A JP19607386A JPS6351679A JP S6351679 A JPS6351679 A JP S6351679A JP 19607386 A JP19607386 A JP 19607386A JP 19607386 A JP19607386 A JP 19607386A JP S6351679 A JPS6351679 A JP S6351679A
Authority
JP
Japan
Prior art keywords
film
titanium nitride
gold
layer
tungsten silicide
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP19607386A
Other languages
English (en)
Inventor
Keiji Nagai
永井 慶次
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP19607386A priority Critical patent/JPS6351679A/ja
Publication of JPS6351679A publication Critical patent/JPS6351679A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Electrodes Of Semiconductors (AREA)
  • Junction Field-Effect Transistors (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は半導体装置の電極構造およびその製造方法に関
し、特にGaAs MgSFgT  の耐熱性ゲート電
極等の下層に高融点金属あるいは高融点金属化合物を備
え、上層に金属を備えた電極m造およびその製造方法に
関する。
〔従来の技術〕
従来、GaAsMg5FETの耐熱性ゲート電極に代表
されるこの種の電極構造では、耐熱性を得るための下層
の高融点金属あるいは高融点金属化合物と電極の電気抵
抗を低減するための上層の金との密着性が悪いために、
チタンあるいはクロムを間に介した構造となっていた。
〔発明が解決しようとする問題点〕
上述した従来の高融点金属(化合物)、チタンあるいは
クロム、金の多NI膜電極では、電極形成後の工程でシ
リコン酸化膜の除去等を行なう場合に、フッ酸系エツチ
ング液はチタンあるいはクロムがエツチングされるため
使用できないという問題点のほか、500C程度の熱処
理で金がチタンあるいはクロム層および高融点金属(化
合物)層を透過して基鈑に侵入し、GaAsMg8FE
Tのゲート電極等ではショートキー特性が劣化するとい
う欠点がある。
上述した従来の高融点金属(化合物)、チタンあるいは
クロム、金の多層膜電極構造に対し、本発明は従来の密
着性強化のためのチタンあるいはクロム層を使用せずに
、下層の高融点金属(化合物)と上層の金との密着性が
良好で耐熱性および耐熱性にすぐれた電極構造およびそ
の製造方法を提供する独創的内容を有する。
〔問題点を解決するための手段〕
本発明の電極構造は下層の高融点金属(化合物)上に直
接窒化チタン層を介して上層に金属を備え、その製造方
法とし7て、窒化チタン層の形成前に高融点金属(化合
物)層表面をスパッタエツチングする工程を有している
。
〔実施例〕
次に本発明について図面を参照して説明する。
第1図は本発明の一実施例としてGaAs M E 8
FETのゲート電極の形成方法を示す工程断面図である
。
まず表面の一部1/Cイオン注入等によりn型層2が形
成されているG a A s基板1上にスパッタリング
によりタングステンシリサイド膜3を200 OAの厚
さに形成する(第1図a)。次に反応性スノ(ツタリン
グにより窒化チタン膜4を厚さ100OAK形成するが
それに先立ってタングステンシリサイド膜3を数百Aア
ルゴンイオン4によりスパッタエツチングしく第1図b
)、表面をクリーニングするとともに荒らして窒化チタ
ン膜5の密層性を強化する。次に連続してスパッタリン
グにより金膜6を300OA の厚さに形成する(第1
図C)。
mKバタンニングしたフォトレジストをマスクにイオン
ミリングによシ金および窒化チタンを続いてCB+ 4
  系ガスの反応性イオンエツチングによシタングステ
ンシリサイドを加工してゲート電極を得る(第1図d)
。さらにこのゲート電極構造でFETを形成する場合に
、次にオーミック電極のコンタクト1−としてn 層を
形成するとソース寄生抵抗を低減し、FET0高周波特
性を向上することかできるが、nJWtをこの構造のゲ
ート電極をマスクとしてイオン注入により形成すること
ができる。イオン注入後は注入層の活性化のために80
0C程度のアニールを行なうが、GaAs面から砒素が
分解してとび出すのを防ぐため通常、シリコン酸化膜を
マスクとしてアニールを行ないアニール後にはこのシリ
コン酸化膜をフッ酸系のエツチング液で除去する必要が
ある。本発明のゲート電極構造では以上の工程において
も、ショットキー特性の劣化はなく、7ツ酸系のエツチ
ング処理等の股剥れは生じない。
次に本発明の別の実施例として、Q a A s M 
E 5FETのゲート電極の異なる形成方法の工程断面
図を第2図に示す。本実施例では、QaAs基板1およ
び0M2上にシリコン酸化膜7を成長したのち、フォト
レジストをマスクに反応性イオンエツチングにより、シ
リコン酸化膜7の一部を窓あけしく第2図a)、全面に
タングステンシリサイド膜3をスパッタリングにより2
000A厚に形成し、スパッタエッチにより数百へエツ
チングしたのち、窒化チタン膜5、白金膜8、金膜6を
連続スパッタリングにより各々、500A、200A。
4000A と破着する(第2図b)。ここで白金層は
窒化チタンと金とのvfj着強化の目的で入れている。
次にフォトレジストをマスクに金、白金、窒化チタンを
イオンミリングで、タングステンシリサイドを反応性イ
オンエツチングにより加工し、′r字型の断面形状をも
つゲート電極を形成する(第2図c)。本実施例ではゲ
ート長を小さく制御でき、かつT′f−型することによ
りゲート電極抵抗を小さくすることができる特徴をもつ
。さらに、シリコン酸化膜をフッ酸系エツチング液で除
去することKよジ(第2図d)浮遊g」°を低減し、F
ET0高周波特性を向上することができる。
〔発明の効果〕
以上説明したように本発明は、高融点金属(化合物)表
面をスパッタエッチ処理した後直接窒化チタンを介し、
上層に金を備えた構造及び形成方法により、密着性およ
び耐酸性が良好で高耐熱性をもつ電極を得ることができ
る。智N性については、通常の4桜き試験、ポンドプル
試験での電極剥れは生じない。また耐熱性ではこの構造
、形成方法によるタングステンシリサイドショットキー
ダイオードの800Cアニール後のφ8は0.75V、
n値は1. lと安定して良好なショットキー特性が得
られている。
【図面の簡単な説明】
第tha−dは本発明によるQaAs ME S FE
Tのゲート電極構造の形成方法を示す工程断面図の一例
である。第2図a−zdは同じく本発明によるQaAs
ME8T!’ETのゲート電極構造の形成方法を示す工
程断面図の別の例である。 1・・・・・・G a A s 基板、2・・・・・・
QaAsn層、3・・・・・・タングステンシリサイド
膜、4・・・・・・アルゴンイオン、5・・・・・・窒
化チタン、6・・・・・・金、7・・・・・・シリコン
酸化膜、8・・・・・・白金。 代理人 弁理士  内 涼   xr−”:。 日 t     : (−゛ 第1図

Claims (1)

    【特許請求の範囲】
  1. 高融点金属あるいは高融点金属化合物上に直接窒化チタ
    ン層を介し上層に金層をそなえていることを特徴とする
    半導体装置。
JP19607386A 1986-08-20 1986-08-20 半導体装置 Pending JPS6351679A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP19607386A JPS6351679A (ja) 1986-08-20 1986-08-20 半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP19607386A JPS6351679A (ja) 1986-08-20 1986-08-20 半導体装置

Publications (1)

Publication Number Publication Date
JPS6351679A true JPS6351679A (ja) 1988-03-04

Family

ID=16351750

Family Applications (1)

Application Number Title Priority Date Filing Date
JP19607386A Pending JPS6351679A (ja) 1986-08-20 1986-08-20 半導体装置

Country Status (1)

Country Link
JP (1) JPS6351679A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02143422A (ja) * 1988-11-24 1990-06-01 Mitsubishi Electric Corp 半導体装置の製造方法
JPH06326297A (ja) * 1993-03-19 1994-11-25 Nec Corp 半導体装置
US5567647A (en) * 1993-12-07 1996-10-22 Nec Corporation Method for fabricating a gate electrode structure of compound semiconductor device

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS59171171A (ja) * 1983-03-17 1984-09-27 Fujitsu Ltd 化合物半導体装置の製造方法
JPS59181676A (ja) * 1983-03-31 1984-10-16 Fujitsu Ltd 半導体装置
JPS61127181A (ja) * 1984-11-26 1986-06-14 Fujitsu Ltd 電界効果型化合物半導体装置の製造方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS59171171A (ja) * 1983-03-17 1984-09-27 Fujitsu Ltd 化合物半導体装置の製造方法
JPS59181676A (ja) * 1983-03-31 1984-10-16 Fujitsu Ltd 半導体装置
JPS61127181A (ja) * 1984-11-26 1986-06-14 Fujitsu Ltd 電界効果型化合物半導体装置の製造方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02143422A (ja) * 1988-11-24 1990-06-01 Mitsubishi Electric Corp 半導体装置の製造方法
JPH06326297A (ja) * 1993-03-19 1994-11-25 Nec Corp 半導体装置
US5567647A (en) * 1993-12-07 1996-10-22 Nec Corporation Method for fabricating a gate electrode structure of compound semiconductor device

Similar Documents

Publication Publication Date Title
JP7035223B2 (ja) Iii-v族電界効果トランジスタのゲート構造を形成する方法
US5753546A (en) Method for fabricating metal oxide field effect transistors
KR900008277B1 (ko) 전계효과 트랜지스터의 제조방법
JPH07161659A (ja) 半導体装置およびその製造方法
JPH04229618A (ja) 集積回路デバイスの接点及びその形成方法
US4700455A (en) Method of fabricating Schottky gate-type GaAs field effect transistor
JPS62154784A (ja) 半導体装置
JPS629677A (ja) 電界効果型半導体装置
JP3353773B2 (ja) 半導体装置の製造方法
JPH05167063A (ja) オーミック電極とその形成方法及び半導体装置
JPS60244075A (ja) E/d構成集積回路の製造方法
JPS60123026A (ja) 半導体装置の製造方法
JPS6074682A (ja) 半導体装置の製造方法
JPH02109326A (ja) 電極構造及びその製造方法
JPS58135678A (ja) 電界効果トランジスタの製造方法
JPH0461496B2 (ja)
JPH0249435A (ja) 半導体装置の製造方法
JPS58106847A (ja) 半導体装置の製造方法
JPH0783026B2 (ja) 電界効果トランジスタの製造方法
JPH04127423A (ja) 半導体装置の製造方法
JPS58112373A (ja) GaAs集積回路の製造方法
JPH0330432A (ja) 半導体装置の製造方法
JPS61188959A (ja) 集積回路用キヤパシタ−の製造方法
JPH0834224B2 (ja) 電界効果トランジスタの製造方法
JPS58112372A (ja) 半導体装置の製造方法