JPS6352459B2 - - Google Patents
Info
- Publication number
- JPS6352459B2 JPS6352459B2 JP58249722A JP24972283A JPS6352459B2 JP S6352459 B2 JPS6352459 B2 JP S6352459B2 JP 58249722 A JP58249722 A JP 58249722A JP 24972283 A JP24972283 A JP 24972283A JP S6352459 B2 JPS6352459 B2 JP S6352459B2
- Authority
- JP
- Japan
- Prior art keywords
- resin
- substrate
- mold resin
- mold
- guide plate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W74/00—Encapsulations, e.g. protective coatings
- H10W74/01—Manufacture or treatment
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/50—Bond wires
- H10W72/531—Shapes of wire connectors
- H10W72/536—Shapes of wire connectors the connected ends being ball-shaped
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/50—Bond wires
- H10W72/531—Shapes of wire connectors
- H10W72/5363—Shapes of wire connectors the connected ends being wedge-shaped
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W90/00—Package configurations
- H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
- H10W90/751—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires
- H10W90/754—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires between a chip and a stacked insulating package substrate, interposer or RDL
Landscapes
- Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
Description
【発明の詳細な説明】
(イ) 産業上の利用分野
本発明は、半導体装置の製造方法に係り、特
に、モールド方法の改善に関する。
に、モールド方法の改善に関する。
(ロ) 従来技術
例えば、サーマルプリントヘツドを製造する工
程において、発熱体が形成されている基板に、当
該ヘツドを駆動する駆動回路等を構成する半導体
素子が直接組み込まれることがあり、ヘツドへの
湿気及び汚染物質等の侵入を遮蔽する為に、前記
半導体素子をシリコン樹脂等でモールドしてい
る。
程において、発熱体が形成されている基板に、当
該ヘツドを駆動する駆動回路等を構成する半導体
素子が直接組み込まれることがあり、ヘツドへの
湿気及び汚染物質等の侵入を遮蔽する為に、前記
半導体素子をシリコン樹脂等でモールドしてい
る。
第１図は従来の半導体装置の製造工程のうち
で、前記樹脂によるモールデイングの工程を示す
説明図である。
で、前記樹脂によるモールデイングの工程を示す
説明図である。
第１図ａに示すように、セラミツク等からなる
基板１０の上には導体よりなるリード２０が複数
個形成されている。このリード２０は、後述する
半導体素子３０と接続される内部端子２１及び外
部に引き出される外部端子２２とから構成され
る。尚、内部端子２１と前記半導体素子３０は上
述した湿気等の侵入防止のためモールドされる部
分であり、外部端子２２はモールドされない部分
である。
基板１０の上には導体よりなるリード２０が複数
個形成されている。このリード２０は、後述する
半導体素子３０と接続される内部端子２１及び外
部に引き出される外部端子２２とから構成され
る。尚、内部端子２１と前記半導体素子３０は上
述した湿気等の侵入防止のためモールドされる部
分であり、外部端子２２はモールドされない部分
である。
ここで従来実施していたモールド方法について
説明する。
説明する。
内部端子２１が周設された基板１０の所定の
箇所に半導体素子３０を載置する。
箇所に半導体素子３０を載置する。
この半導体素子３０に形成されたボンデイン
グパツド（図示せず）と内部端子２１とを、例
えば、極細の金線よりなるワイヤ４０でワイヤ
ボンデイングする。
グパツド（図示せず）と内部端子２１とを、例
えば、極細の金線よりなるワイヤ４０でワイヤ
ボンデイングする。
しかして、第１図ｂに示すように、滴下ノズ
ルから、基板１０上のモールドすべき箇所（内
部端子２１、半導体素子３０、ワイヤ４０）
に、例えば、シリコン樹脂よりなるモールド樹
脂６０を滴下する。
ルから、基板１０上のモールドすべき箇所（内
部端子２１、半導体素子３０、ワイヤ４０）
に、例えば、シリコン樹脂よりなるモールド樹
脂６０を滴下する。
しかしながら、第１図ｃに示すように、前記滴
下した樹脂を放置及び硬化させる場合において、
滴下当初はモールド樹脂６０で覆われていた部分
（内部端子２１、半導体素子３０、ワイヤ４０）
がたれ現象を起こす結果、本来露出すべきでない
部分、例えば、ワイヤ４０のループ部分Ａが露出
したり、モールドしてはならない部分である外部
端子２２にモールド樹脂６０が流出して付着する
ことになる。かかる好ましくない現象は、ワイヤ
４０の断線及び接触不良等を引き起こす原因とな
る。
下した樹脂を放置及び硬化させる場合において、
滴下当初はモールド樹脂６０で覆われていた部分
（内部端子２１、半導体素子３０、ワイヤ４０）
がたれ現象を起こす結果、本来露出すべきでない
部分、例えば、ワイヤ４０のループ部分Ａが露出
したり、モールドしてはならない部分である外部
端子２２にモールド樹脂６０が流出して付着する
ことになる。かかる好ましくない現象は、ワイヤ
４０の断線及び接触不良等を引き起こす原因とな
る。
(ハ) 目的
本発明は、モールド樹脂を注入した後の放置及
び硬化させる場合等に起こるモールド樹脂のたれ
現象をなくして、外部端子へのモールド樹脂の付
着及びワイヤの露出を防止する半導体装置の製造
方法を提供することを目的としている。
び硬化させる場合等に起こるモールド樹脂のたれ
現象をなくして、外部端子へのモールド樹脂の付
着及びワイヤの露出を防止する半導体装置の製造
方法を提供することを目的としている。
(ニ) 構成
本発明に係る半導体装置の製造方法は、基板上
のモールドすべき箇所に、モールド樹脂を注入し
て、その直後に基板本体を逆さにして、前記モー
ルド樹脂にガイド板を押し当てた状態で前記モー
ルド樹脂を硬化させた後、前記ガイド板を前記モ
ールド樹脂から離して、前記基板本体をもとに戻
すことを特徴としている。
のモールドすべき箇所に、モールド樹脂を注入し
て、その直後に基板本体を逆さにして、前記モー
ルド樹脂にガイド板を押し当てた状態で前記モー
ルド樹脂を硬化させた後、前記ガイド板を前記モ
ールド樹脂から離して、前記基板本体をもとに戻
すことを特徴としている。
(ホ) 実施例
第２図は本発明による半導体装置の製造方法の
一実施例を示す説明図である。
一実施例を示す説明図である。
同図において、第１図と同一部分は同一符号で
示している。
示している。
第２図ａに示すように、基板１０上にはリード
２０が複数個形成されており、このリード２０は
モールドされる内部端子２１及びモールドされな
い外部端子２２から構成される。
２０が複数個形成されており、このリード２０は
モールドされる内部端子２１及びモールドされな
い外部端子２２から構成される。
本発明に係る半導体装置の製造方法は以下の通
りである。
りである。
内部端子２１が周設された基板１０の所定の
箇所に、プリフオーム材を介して半導体素子３
０をダイボンデイングする。
箇所に、プリフオーム材を介して半導体素子３
０をダイボンデイングする。
前記半導体素子３０に形成されたボンデイン
グパツド（図示せず）と内部端子２１とを、金
線等からなるワイヤ４０でワイヤーボンデイン
グする。
グパツド（図示せず）と内部端子２１とを、金
線等からなるワイヤ４０でワイヤーボンデイン
グする。
しかして、第２図ｂに示すように、モールド
すべき箇所（内部端子２１、半導体素子３０、
ワイヤ４０）に、例えば、シリコン樹脂よりな
るモールド樹脂６０を滴下する。
すべき箇所（内部端子２１、半導体素子３０、
ワイヤ４０）に、例えば、シリコン樹脂よりな
るモールド樹脂６０を滴下する。
つぎに、第２図ｃに示すように、前記モール
ド樹脂６０を滴下した直後、基板１０本体を逆
さにする。
ド樹脂６０を滴下した直後、基板１０本体を逆
さにする。
こうして、第２図ｄに示すように、テフロン
樹脂より形成されたガイド板７０を押し当る。
（このとき、ガイド板７０とモールド樹脂６０
との間の表面張力等の関係でモールド樹脂６０
は、ガイド板７０と基板１０との間で広がつて
いかない。
樹脂より形成されたガイド板７０を押し当る。
（このとき、ガイド板７０とモールド樹脂６０
との間の表面張力等の関係でモールド樹脂６０
は、ガイド板７０と基板１０との間で広がつて
いかない。
尚、モールド樹脂６０のモールド高さの設定
は、設定したいモールド高さと同じ寸法のスペ
ーサを、ガイド板７０と基板１０本体との間に
セツトすることで、モールド高さを決定する。
は、設定したいモールド高さと同じ寸法のスペ
ーサを、ガイド板７０と基板１０本体との間に
セツトすることで、モールド高さを決定する。
この状態で、基板１０を150℃程度で一時間
程度加熱することにより、モールド樹脂６０を
硬化させる。
程度加熱することにより、モールド樹脂６０を
硬化させる。
モールド樹脂６０が硬化したら、ガイド板７
０を前記モールド樹脂６０から離す。
０を前記モールド樹脂６０から離す。
つぎに、基板１０本体をもとに戻す。
尚、第２図ｆは、モールド樹脂６０を硬化さ
せた後のモールド状態を示している。
せた後のモールド状態を示している。
但し、実施例では、ガイド板７０を形成する材
料として疎シリコン性のテフロン樹脂を採用した
が、本発明はこれに限定されず、モールド樹脂に
対して離型特性を備える材質の物であればさしつ
かえない。又、離型特性を備えていない材質の物
であつても、モールド樹脂６０に押し当てるガイ
ド板７０の表面に離型剤を塗布して使用してもよ
い。又、モールド樹脂６０としてシルコン樹脂を
採用したが、エポキシ樹脂等を採用しても本発明
と同様の効果が得られる。
料として疎シリコン性のテフロン樹脂を採用した
が、本発明はこれに限定されず、モールド樹脂に
対して離型特性を備える材質の物であればさしつ
かえない。又、離型特性を備えていない材質の物
であつても、モールド樹脂６０に押し当てるガイ
ド板７０の表面に離型剤を塗布して使用してもよ
い。又、モールド樹脂６０としてシルコン樹脂を
採用したが、エポキシ樹脂等を採用しても本発明
と同様の効果が得られる。
尚、上述した実施例ではサーマルプリントヘツ
ドでの場合を説明したが、本発明はこれに限られ
ないことは勿論である。
ドでの場合を説明したが、本発明はこれに限られ
ないことは勿論である。
(ヘ) 効果
本発明は、モールド樹脂を注入した直後に基板
本体を逆さにして、ガイド板を押し当てた状態で
硬化させたので、モールド樹脂を硬化させる場合
にモールド樹脂のたれ現象が生ずることはない。
これにより、好ましくないワイヤの露出や外部端
子へのモールド樹脂の付着等をなくすることがで
きるから、ワイヤの断線及び接触不良を防止でき
る。
本体を逆さにして、ガイド板を押し当てた状態で
硬化させたので、モールド樹脂を硬化させる場合
にモールド樹脂のたれ現象が生ずることはない。
これにより、好ましくないワイヤの露出や外部端
子へのモールド樹脂の付着等をなくすることがで
きるから、ワイヤの断線及び接触不良を防止でき
る。
尚、ガイド板と基板本体との間に、設定したい
モールド高さと同じ寸法のスペーサをセツトする
ことができるので、モールド樹脂のモールド高さ
の設定を自由に変化させることができる。
モールド高さと同じ寸法のスペーサをセツトする
ことができるので、モールド樹脂のモールド高さ
の設定を自由に変化させることができる。
第１図は従来の半導体装置の製造方法を示す説
明図、第２図は本発明の半導体装置の製造方法の
一実施例を示す説明図である。 １０……基板、６０……モールド樹脂、７０…
…ガイド板。
明図、第２図は本発明の半導体装置の製造方法の
一実施例を示す説明図である。 １０……基板、６０……モールド樹脂、７０…
…ガイド板。
Claims (1)
- １ 基板上のモールドすべき箇所に、モールド樹
脂を注入して、その直後に基板本体を逆さにし
て、前記モールド樹脂にガイド板を押し当てた状
態で前記モールド樹脂を硬化させた後、前記ガイ
ド板を前記モールド樹脂から離して、前記基板本
体をもとに戻すことを特徴とする半導体装置の製
造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58249722A JPS60137028A (ja) | 1983-12-26 | 1983-12-26 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58249722A JPS60137028A (ja) | 1983-12-26 | 1983-12-26 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS60137028A JPS60137028A (ja) | 1985-07-20 |
| JPS6352459B2 true JPS6352459B2 (ja) | 1988-10-19 |
Family
ID=17197220
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP58249722A Granted JPS60137028A (ja) | 1983-12-26 | 1983-12-26 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS60137028A (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63150929A (ja) * | 1986-12-15 | 1988-06-23 | Matsushita Electric Ind Co Ltd | Ｉｃカ−ドにおけるｉｃチツプ封止方法 |
| JP2772470B2 (ja) * | 1995-07-21 | 1998-07-02 | 日本レック株式会社 | 電子部品の封止方法 |
-
1983
- 1983-12-26 JP JP58249722A patent/JPS60137028A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS60137028A (ja) | 1985-07-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100239750B1 (ko) | 에폭시 몰딩 컴파운드 패드를 이용한 반도체 패키지 구조 및 에폭시 몰딩 컴파운드 패드의 제조 방법 | |
| JP3199963B2 (ja) | 半導体装置の製造方法 | |
| KR900002454A (ko) | 반도체장치 및 그 제조방법 | |
| JPS6352459B2 (ja) | ||
| JPH10326800A (ja) | 半導体装置の製造方法及び半導体製造装置用金型 | |
| JP2000124240A (ja) | リードフレームとそれを用いた樹脂封止型半導体装置およびその製造方法 | |
| JPS60134447A (ja) | 半導体装置の製造方法 | |
| JPS5848442A (ja) | 電子部品の封止方法 | |
| JPS6389313A (ja) | 電子部品の金型樹脂成形法 | |
| JPS6175549A (ja) | 半導体素子を含む電子回路及びその製造方法 | |
| JP2555428B2 (ja) | リードフレームおよびそれを用いた半導体装置の製造方法 | |
| JPS6258655B2 (ja) | ||
| KR100214553B1 (ko) | 버텀 리드 패키지의 제조 방법 | |
| JP3233990B2 (ja) | 半導体装置及びその製造方法 | |
| JPH0327541A (ja) | 半導体装置の製造方法 | |
| JP2514818B2 (ja) | 集積回路基板の樹脂封止方法 | |
| JPH04192430A (ja) | ダイボンド方法 | |
| JP2917556B2 (ja) | 絶縁物封止型電子部品の製造方法 | |
| KR100649866B1 (ko) | 반도체 패키지 제조 방법 | |
| JPH0555443A (ja) | 半導体装置 | |
| JPH1092967A (ja) | 底面突起状端子配列型集積回路装置及びその製造方法 | |
| JPH05259621A (ja) | 面実装型パッケージの実装方法 | |
| JPH0722450A (ja) | 半導体製造装置 | |
| JP2860945B2 (ja) | 樹脂封止型半導体装置とその製造方法 | |
| JPH02292848A (ja) | リードフレームのポリイミド被膜形成方法 |