JPS6353636A - バツフア制御装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、例えば通信回線等の第１の装置からある速度
で入力されるデータをバッファメモリを介して記憶装置
等の第２の装置に異なる速度で供給するバッファ制御装
置に関する。

（従来の技術〕 ある第１の装置から第２の装置に比較的長いデータを逐
次供給する場合、すなわち具体的には通信回線等から逐
次入力されるデータを磁気ディスク等に逐次記憶させる
場合、磁気ディスクにデータを記憶させる速度が通信回
線からデータが入力される速度と同じときには特に問題
はないが、両速度は一般に異なることが多い。このよう
に両速度が異なる場合、通信回線から入力されるデータ
を磁気ディスクに迅速かつ効率的に供給するために、バ
ッファメモリが使用されている。そして、通信回線から
入力されるデータは一旦バッツァメモリに蓄積された後
、磁気ディスクの記憶速度に応じた速度でバッファメモ
リから磁気ディスクにデータが供給されるようになって
いる。

このようにバッファメモリを介在して、第１の装置から
入力されるデータを第２の装置に供給すルハソファ制御
装置において、従来、バッファメモリはその記憶容量が
一定の容量に固定されたものを指定するという具合にラ
ンプアラウンド（Ｗｒａｐ　ａｒｏｕｎｄ　）構成が取
られている。

このようなバッファメモリの制御において、第１の装置
から入力されるデータの速度が第２の装置に供給される
データの速度よりも速いと、第５図（ｂ）に示すように
末尾ポインタはバッファメモリの最後から先頭を越えて
先頭ポインタの直前まで進み、バッファメモリはほとん
どデータで占有され、新たな次のデータを入力する領域
が無くなるため、バッファメモリは空ができるまで入力
を停止しなければならなくなる。

また、反対に、第１の装置から入力されるデータの速度
が第２の装置に供給されるデータの速度よりも遅いと、
第５図（Ｃ）に示すように先頭ポインタは末尾ポインタ
の直前まで進み、バッファメモリはほとんど空状態にな
るため、第２の装置へのデータの供給はバッファメモリ
にデータがたまるまで待たなければならなくなる。

〔発明が解決しようとする問題点〕

」二連したように、バッファメモリの容量が固定されて
いる従来の装置においては、第１の装置から入力される
データの速度と第２の装置に供給されるデータの速度と
の差によってバッファメモリの容量が足りなくなったり
、または多すぎることになり、足りない場合にはデータ
の転送を効率的に行うことができないし、また多すぎる
場合にはバッファメモリが無駄となり非経済的であると
いう問題がある。

本発明は、」１記に鑑みてなされたもので、その目的と
するところは、バッファメモリの大きさをデータの入出
力速度に応じて適切に可変し、効率的かつ経済的なデー
タ転送を行うことができるバッファ制御装置を提供する
ことにある。

〔問題点を解決するだめの手段〕

上記問題点を解決するため、本発明は、第】の装置から
供給されるデータを蓄積するとともに、所定の順位で環
状に配列される複数のバッファメモリと、第１の装置か
らのデータを入力する前記バッファメモリの入力アドレ
スを指定する人力アドレスポインタと、該入力アドレス
ポインタで指定された入力アドレスのバッファメモリに
前記第１の装置からのデータを入力したとき、この入力
アドレスがバッファメモリの最後のアドレスであい場合
には次のアドレスを入力アドレスポインタに設定し、最
後のアドレスである場合には次の順位に配列されている
バッファメモリが既に使用中であるか否かをチェ’７り
して使用中でない場合には該バッファメモリの先頭アド
レスを入力アドレスポインタに設定し、使用中である場
合には新たなバッファメモリを前記環状順位の中の前記
使用中のバッファメモリの前に設定し、この新たなバッ
ファメモリの先頭アドレスを入力アドレスポインタに設
定する入力アドレスポインタ設定手段と、前記バッファ
メモリに蓄積されているデータを第２の装置に読み出す
バッファメモリの読出しアドレスを指定する読出しアド
レスポインタと、該読出しアドレスポインタで指定され
た読出しアドレスのバッファメモリからデータを読み出
して第２の装置に供給したとき、この読出しアドレスが
バッファメモリの最後のアドレスでない場合には次のア
ドレスを読出しアドレスポインタに設定し、最後のアド
レスである場合には次の順位に配列されているバッファ
メモリの先頭アドレスを読出しアドレスポインタに設定
する読出しアドレスポインタ設定手段とを有することを
要旨とする。

〔作用〕

本発明のバッファ制御装置は、所定順位で環状に配列さ
れた複数のバッファメモリの入力アドレスポインタで指
定された入力アドレスに第１の装置からデータを入力し
たとき、この入力アドレスがバッファメモリの最後のア
ドレスである場合には次の順位に配列されているバッフ
ァメモリが既に使用中であるか否かをチェックして使用
中でない場合には該バッファメモリの先頭アドレスを入
力アドレスポインタに設定し、使用中である場合には新
たなバッファメモリを前記環状順位の中の前記使用中の
バッファメモリの前に追加設定し、この新たなバッファ
メモリの先頭アドレスを入力アドレスポインタに設定す
るとともに、読出しアドレスポインタで指定された読出
しアドレスのバッファメモリからデータを読み出して第
２の装置に供給したとき、この読出しアドレスがバッフ
ァメモリの最後のアドレスでない場合には次のアドレス
を読出しアドレスポインタに設定し、最後のアドレスで
ある場合には次の順位に配列されているバッファメモリ
の先頭アドレスを読出しアドレスポインタに設定してい
る。

〔実施例〕

以下、図面を用いて本発明の詳細な説明する。

第１図は本発明の一実施例に係るバッファ制御装置のブ
ロック図である。この実施例は、第１の装置である通信
回線１と第２の装置である補助記憶装置３との間におけ
るデータ転送をバッファメモリ装置５を使用し、データ
転送制御プログラム７に基づく図示しないコンピュータ
の制御により実施している。なお、この場合、補助記憶
袋Ｗ３は例えば磁気ディスク、フロンビイディスク等が
あるが、これに限定されるものでないばかりでなく、第
２の装置としては記憶装置以外の他の装置でもよいもの
である。また、同様に第１の装置も通信回線１に限定さ
れるものでない。

バッファメモリ装置５ば、第２図に示すように複数のバ
ッファメモリ５１，５２，５３．５４で構成されている
。バッファメモリ５１．５２．５３．５４は各々所定の
記憶容量を有する。また、バッファメモリ５１，５２，
５３．５４は所定の順位、すなわち図示のようにバッフ
ァメモリ５１の次にバッファメモリ５２．バッファメモ
リ５２の次にバッファメモリ５３．バッファメモリ５３
の次にバッファメモリ５４が配列されるというように所
定の順位で構成されるとともに、最後のバッファメモリ
５４の次には最初のバッファメモリ５１が続くという具
合に環状に連結するように構成されている。

そして、このように複数のバッファメモリ５１〜５４か
らなるバッファメモリ装置５に前記通信回線１からデー
タが入力されて蓄積され、この蓄積されたデータがバッ
ファメモリ装置５がら読み出されて補助記憶装置３に供
給されるよ・うに制御されることになるのであるが、第
２図において通信回線１からデータが入力されるアドレ
スは末尾ポインタによって指定され、また補助記憶装置
３に供給されるべくバッファメモリ装置５からデータが
読み出されるアドレスは先頭ポインタによって指定され
ている。第２図のバッファメモリ装置５において斜線が
施されている部分は通信回線１から入力されたデータが
既に蓄積されている領域であり、斜線の施されていない
空白部分はまだデータが蓄積されていない領域である。

今、通信回線１からデータを入力しようとすると、第２
図において末尾ポインタで指定されているアドレスのバ
ッファメモリ５２の空白部分の先頭に蓄積される。そし
て、データの蓄積が終了すると、末尾ポインタはインク
リメントされて、末尾ポインタには今のアドレスの次の
アドレスが設定される。

また、補助記憶装置３には、第２図において先頭ポイン
タで指定されるアドレスのパンファメモリ５３の斜線部
分の先頭に蓄積されているデータが読み出され蓄積され
る。データの読出しが終了すると、先頭ポインタはイン
クリメントされて、末尾ポインタには今のアドレスの次
のアドレスが設定される。

このようにして、先頭ポインタによって指定されたアド
レスのデータが順次読み出されて補助記憶装置３に供給
されると、この先頭ポインタは第２図においてバッファ
メモリ５３の斜線部分を順次消して空白部分にするよう
に移動し、バッファメモリ５３の最後のアドレスの所ま
で進む。そして、この最後のアドレスの所も先頭ポイン
タで指定して読み出してしまうと、先頭ポインタは次の
順位にあるバッファメモリ５４の先頭アドレスが先頭ポ
インタに設定され、以降はこのように先頭ポインタで指
定されるバッファメモリ５４のデータが先頭アドレスか
ら順次読み出されるのである。

また、バッファメモリ５４のデータがすべて読み出され
ると、次の順位にある最初のバッファメモリ５１の先頭
アドレスが先頭ポインタに設定され、このバッファメモ
リ５１のデータが順次読み出されるのである。

また、末尾ポインタで指定されるアドレスにデータが順
次入力されると、この末尾ポインタは第２図においてバ
ッファメモリ５２の空白部分を順次斜線部分に変更する
ように移動し、バッファメモリ５２の最後のアドレスの
所まで進む。そして、この最後のアドレスの所も末尾ポ
インタで指定して読み出してしまうと、末尾ポインタは
次の順位にあるバッファメモリ５３の先頭アドレスが末
尾ポインタに設定されることになるのであるが、この次
の順位のバッファメモリ５３が第２図に示すように既に
入力されたデータが蓄積されて使用中であると、この使
用中のバッファメモリ５３の先頭アドレスが末尾ポイン
タに設定されずに、この使用中のバッファメモリ５３の
前に新たなバッファメモリ５５が２点鎖線で示すように
挿入され、この挿入された新たなバッファメモリ５５の
先頭アドレスが末尾ポインタに設定され、この末尾ポイ
ンタに設定された新たなバッファメモリ５５の先頭アド
レスへ次のデータが入力されるようになっている。また
、仮にバッファメモリ５３が使用中でない場合には、こ
のバッファメモリ５３の先頭アドレスが末尾ポインタに
設定され、以降はこのように末尾ポインタで指定される
バッファメモリ５３の先頭アドレスからデータが順次入
力されるのである。また、バッファメモリ５３にデータ
がすべて入力されると、次の順位にある最初のバッファ
メモリ５４が使用中でない場合には、このバッファメモ
リ５４の先頭ア１゛レスが末尾ポインタに設定され、こ
のバッファメモリ５４にデータが順次入力されるのであ
る。

次に第３図および第４図をフローチャートに従って作用
を説明する。

最初に、第３図を参照してデータを通信回線１からバッ
ファメモリ装ｗ５に入力する場合の作用について説明す
る。

まず、データの入力時には、末尾ポインタで指定される
アドレスに通信回線１からデータを入力しくステップ１
１０）、末尾ポインタで指定しているアドレスがバッフ
ァメモリ５１〜５４の最後のアドレスであるか否かをチ
ェックする（ステップ１２０）。

バッファメモリの最後のアドレスでない場合には、末尾
ポインタを次のアドレスへと１つ進めて終了する（ステ
ップ１３０）。

バッファメモリの最後のアドレスである場合には、次の
順位のバッファメモリが使用中であるか否かをチェック
する（ステップ１４０）。使用中でない場合には、その
使用中でないバッファメモリの先頭アドレスを末尾ポイ
ンタに設定して処理を終了する（ステップ１５０）。

次の順位のバッファメモリが使用中の場合には、メモリ
を確保して新たなバッファメモリを作成しし、この′新
たなバッファメモリを今使用中であった次の順位のバッ
ファメモリの前に、例えば第２図に示すバッファメモリ
５５のようムこバッファメモリ５３の前に挿入する（ス
テップ１６０゜１７０）。それから、この新たに挿入さ
れたバッファメモリの先頭アドレスを末尾ポインタに設
定して処理を終了する（ステップ１８０）。

次に、第４図を参照してバッファメモリからデータを読
み出して補助記憶装置３に供給する場合の作用について
説明する。

まず、この処理においては、先頭ポインタと末尾ポイン
タで指定されるアドレスが等しいか否かがチェックされ
る（ステップ２１０）。両アドレスが等しい場合には、
エラーとなって処理は終了する（ステップ２２０）。な
お、この時、バッファメモリ装置５は空である。

両アドレスが等しくない場合には、先頭ポインタが指定
するアドレスのバッファメモリからデータを読み出して
補助記憶装置３に供給する（ステップ２３０）。そして
、先頭ポインタの指定するアドレスがバッファメモリの
最後のアドレスであるか否かをチェックする（ステップ
２４０）。

最後のアドレスでない場合には、先頭ポインタを次のア
ドレスへと１つ進めて処理を終了する（ステップ２５０
）。

バッファメモリの最後のアドレスである場合には、次の
順位のバッファメモリの先頭アドレスを先頭ポインタに
指定して処理を終了する（ステップ２６０）。

〔発明の効果〕

以上説明したように、本発明によれば、入力アドレスポ
インタで指定された入力アドレスに第１の装置からデー
タを入力したとき、この入力アドレスがバッファメモリ
の最後のアドレスである場合には次の順位に配設されて
いるバッファメモリが既に使用中であるか否かをチェッ
クし、使用中である場合には新たなバッファメモリを前
記環状順位の中の前記使用中のバッファメモリの前に追
加設定し、この新たなバッファメモリの先頭アドレスを
入力アドレスポインタに設定しているので、第１の装置
から人力されるデータの速度が第２の装置に供給される
データの速度よりも速く、バッファメモリが入力データ
で占有されるような場合には、新たなバッファメモリが
追加されるため、バッファメモリが足りなくなるという
ことが無くなり、データの入出力速度に応じた最適な容
量のバッファメモリが動的に設定され、効率的かつ経済
的なデータの転送が可能である。

【図面の簡単な説明】

第１図は本発明の一実施例に係るバ・７フア制御装置の
ブロック図、 第２図は第１図の装置に使用されるバッファメモリ装置
の構成図、 第３図および第４図はそれぞれ第１図の装置のデータ入
力時およびデータ出力時の作用を示すフローチャート、 第５図は従来のバッファ制御装置の作用を説明するため
の図である。 １・・・・・・通信回線、 ３・・・・・・補助記憶装置、 ５・・・・・・バッファメモリ装置、 ７・・・・・・データ転送制御プログラム、５１〜５４
・・バッファメモリ、 ５５・・・・・新たなバッファメモリである。 第３図 第４図

Claims (1)

1. 【特許請求の範囲】 第１の装置から供給されるデータを蓄積するとともに、
   所定の順位で環状に配列される複数のバッファメモリと
   、 第１の装置からのデータを入力する前記バッファメモリ
   の入力アドレスを指定する入力アドレスポインタと、 該入力アドレスポインタで指定された入力アドレスのバ
   ッファメモリに前記第１の装置からのデータを入力した
   とき、この入力アドレスがバッファメモリの最後のアド
   レスでない場合には次のアドレスを入力アドレスポイン
   タに設定し、最後のアドレスである場合には次の順位に
   配列されているバッファメモリが既に使用中であるか否
   かをチェックして使用中でない場合には該バッファメモ
   リの先頭アドレスを入力アドレスポインタに設定し、使
   用中である場合には新たなバッファメモリを前記環状順
   位の中の前記使用中のバッファメモリの前に追加設定し
   、この新たなバッファメモリの先頭アドレスを入力アド
   レスポインタに設定する入力アドレスポインタ設定手段
   と、 前記バッファメモリに蓄積されているデータを第２の装
   置に読み出すバッファメモリの読出しアドレスを指定す
   る読出しアドレスポインタと、該読出しアドレスポイン
   タで指定された読出しアドレスのバッファメモリからデ
   ータを読み出して第２の装置に供給したとき、この読出
   しアドレスがバッファメモリの最後のアドレスでない場
   合には次のアドレスを読出しアドレスポインタに設定し
   、最後のアドレスである場合には次の順位に配列されて
   いるバッファメモリの先頭アドレスを読出しアドレスポ
   インタに設定する読出しアドレスポインタ設定手段と、 を有することを特徴とするバッファ制御装置。