JPS6353931A - 微細溝形成法 - Google Patents
微細溝形成法Info
- Publication number
- JPS6353931A JPS6353931A JP61197545A JP19754586A JPS6353931A JP S6353931 A JPS6353931 A JP S6353931A JP 61197545 A JP61197545 A JP 61197545A JP 19754586 A JP19754586 A JP 19754586A JP S6353931 A JPS6353931 A JP S6353931A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- width
- stripe
- ingaasp layer
- striped
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Drying Of Semiconductors (AREA)
- Weting (AREA)
- Semiconductor Lasers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
本発明は、光導波路、半導体レーザ、光電子集積回路に
応用できる微細溝形成法に関する。
応用できる微細溝形成法に関する。
従来の技術
以下、本発明に先行する従来技術について説明する。第
２図（ａｌ〜（ｄ）は、満作製の工程断面図である。
２図（ａｌ〜（ｄ）は、満作製の工程断面図である。
まず、ＩｎＰ 基板上に用途に応じた数層のＩｎＰ層を
形成する。第２図（ａ）は、従来例として、ＩｎＰ基板
１の（１００）面上にドーパント、キャリア濃度の異な
る３層のＩｎＰ層２，３．４をエピタキシャル成長し、
続いてＩｎＧａＡｓＰ層５をエピタキシャル成長した結
晶を示す。次に、ＩｎＧｉａＡＳＰ層６の上にＳｉＯ□
やＳｉ、Ｎ４ などの誘電体膜６を形成し、フォトエツ
チングにより＜０１１＞方向のストライプ状の窓を誘電
体膜６に開けた後、前記ストライプ状窓を形成した誘電
体膜６をマスクとして、ＩｎＧａＡｓＰ層５をＨ２ＳＯ
４＋Ｈ２Ｏ２＋Ｈ２０のエツチング液によりエツチング
し、ＩｎＰ層４の表面を出すと、第２図（ｂ）のように
ＩｎＧａＡｓＰ層６にストライブ状の窓が得られる。さ
らに、第２図４０）のように誘電体膜６を除去し、スト
ライブ状の窓を形成したＩｎＧａＡｓＰ層５をマスクと
してＨＣ，ｌでエツチングを行ない、第２図（ｄ）に示
すようなストライプ状の溝を形成する。
形成する。第２図（ａ）は、従来例として、ＩｎＰ基板
１の（１００）面上にドーパント、キャリア濃度の異な
る３層のＩｎＰ層２，３．４をエピタキシャル成長し、
続いてＩｎＧａＡｓＰ層５をエピタキシャル成長した結
晶を示す。次に、ＩｎＧｉａＡＳＰ層６の上にＳｉＯ□
やＳｉ、Ｎ４ などの誘電体膜６を形成し、フォトエツ
チングにより＜０１１＞方向のストライプ状の窓を誘電
体膜６に開けた後、前記ストライプ状窓を形成した誘電
体膜６をマスクとして、ＩｎＧａＡｓＰ層５をＨ２ＳＯ
４＋Ｈ２Ｏ２＋Ｈ２０のエツチング液によりエツチング
し、ＩｎＰ層４の表面を出すと、第２図（ｂ）のように
ＩｎＧａＡｓＰ層６にストライブ状の窓が得られる。さ
らに、第２図４０）のように誘電体膜６を除去し、スト
ライブ状の窓を形成したＩｎＧａＡｓＰ層５をマスクと
してＨＣ，ｌでエツチングを行ない、第２図（ｄ）に示
すようなストライプ状の溝を形成する。
発明が解決しようとする問題点
第２図（ｂ）のように８１０２やＳｉ ５Ｎ ４ など
の誘電体膜６をマスクとしてＩｎＧａＡｓＰ層５にスト
ライプ状の窓を形成するエツチング工程で、ＩｎＧΔ人
ｓＰ層６は真下へエツチングされるだけでなく、横方向
へもエツチングされ、アンダーカットの問題を生ずる。
の誘電体膜６をマスクとしてＩｎＧａＡｓＰ層５にスト
ライプ状の窓を形成するエツチング工程で、ＩｎＧΔ人
ｓＰ層６は真下へエツチングされるだけでなく、横方向
へもエツチングされ、アンダーカットの問題を生ずる。
そのため、誘電体膜６に形成されたストライプ幅よりも
ＩｎＧａＡｓＰ層６に形成されるストライプの幅は広が
る。この広がりのために、安定した幅のストライプ溝を
得るには、高度なエツチングの制御が必要となる。
ＩｎＧａＡｓＰ層６に形成されるストライプの幅は広が
る。この広がりのために、安定した幅のストライプ溝を
得るには、高度なエツチングの制御が必要となる。
そこで、本発明は、ストライプ溝の幅を容易に制御でき
る微細溝形成法を提供するものである。
る微細溝形成法を提供するものである。
問題点を解決するための手段
ＩｎＰ 基板上に数層のＩｎＰ層をエピタキシャル成長
し、続いて膜厚ｏ、１〜ｏ、４μｍのＩｎＧａＡｓＰ層
をエピタキシャル成長する。次に、前記ＩｎＧａＡｓＰ
層をエツチングしてストライプ状に窓を開け、窓を開け
たＩｎＧａＡｓＰ層をマスクとして選択エツチングによ
りＩｎＰ 層にストライプ状の溝を形成する。
し、続いて膜厚ｏ、１〜ｏ、４μｍのＩｎＧａＡｓＰ層
をエピタキシャル成長する。次に、前記ＩｎＧａＡｓＰ
層をエツチングしてストライプ状に窓を開け、窓を開け
たＩｎＧａＡｓＰ層をマスクとして選択エツチングによ
りＩｎＰ 層にストライプ状の溝を形成する。
作用
ＺｎＰ 層にストライプ溝を形成するだめのマスクと
なるＩｎＧａＡｓＰ層の膜厚を０．１〜Ｑ、４μｍに限
定することによって、フォトエツチングで誘電体膜に形
成されたストライプ状の窓をマスクとしてＩｎＧａＡｓ
Ｐ層をエツチングする工程でアンダーカットによるスト
ライプ窓の幅の広がりを軽減でき、幅の広がりのばらつ
きを小さくすることができ、安定したストライプ溝を得
ることができる。
なるＩｎＧａＡｓＰ層の膜厚を０．１〜Ｑ、４μｍに限
定することによって、フォトエツチングで誘電体膜に形
成されたストライプ状の窓をマスクとしてＩｎＧａＡｓ
Ｐ層をエツチングする工程でアンダーカットによるスト
ライプ窓の幅の広がりを軽減でき、幅の広がりのばらつ
きを小さくすることができ、安定したストライプ溝を得
ることができる。
実施例
従来例の中でのＩ ｎＧａＡｓＰ層５の膜厚を０．１〜
０．４μｍＫ限定してエピタキシャル成長し、他の工程
は従来例と同じである。
０．４μｍＫ限定してエピタキシャル成長し、他の工程
は従来例と同じである。
ストライプ状の窓を開けた誘電体膜６をマスクとしてＩ
ｎＧａＡｓＰ層６をＨ２ＳＯ４＋Ｈ２Ｏ２＋Ｈ２０によ
シエッテングする工程で、アンダーカットによって誘電
体膜６に開けたストライプ状の窓の幅Ｗ、はエツチング
後にＩ ｎＧａＡｓ Ｐ層膜に形成されるストライプ窓
の幅Ｗ２へ広がる。第１図には溝の広がり（Ｗ２−Ｗ、
）とＩｎｃａＡｓＰ層膜厚との関層膜水す。ＩｎＧ
ａＡｓＰ層膜厚が０．層膜層以上では、溝の広がりが大
きく、ＩｎＧａＡｓＰ層膜厚の変化層膜層る溝の広がり
の変化の割合も大きい。これに対して、Ｉ ｎＧａＡｓ
Ｐ層膜厚０．１〜０．４１１ｍでの溝の広がりは小さく
、ＩｎＧａＡｓＰ層膜厚の変化層膜層る溝の広がりの変
化の割合も小さいので、結晶底面にＩｎＧａＡｓＰ層の
膜厚に多少のばらつきがあってもストライプ窓幅の広が
り（Ｗ２−Ｗ、 ）に大きなばらつきを生ずることｒ
ｒｉなく、安定したストライプ溝の幅を得ることができ
る。まだ、Ｉ ｎＧａム＄Ｐ層膜厚を０．１ μｍ以上
にすることで、高度な工・フテング時間制御をすること
なく、ストライプ溝幅のばらつきを小さくできる。
ｎＧａＡｓＰ層６をＨ２ＳＯ４＋Ｈ２Ｏ２＋Ｈ２０によ
シエッテングする工程で、アンダーカットによって誘電
体膜６に開けたストライプ状の窓の幅Ｗ、はエツチング
後にＩ ｎＧａＡｓ Ｐ層膜に形成されるストライプ窓
の幅Ｗ２へ広がる。第１図には溝の広がり（Ｗ２−Ｗ、
）とＩｎｃａＡｓＰ層膜厚との関層膜水す。ＩｎＧ
ａＡｓＰ層膜厚が０．層膜層以上では、溝の広がりが大
きく、ＩｎＧａＡｓＰ層膜厚の変化層膜層る溝の広がり
の変化の割合も大きい。これに対して、Ｉ ｎＧａＡｓ
Ｐ層膜厚０．１〜０．４１１ｍでの溝の広がりは小さく
、ＩｎＧａＡｓＰ層膜厚の変化層膜層る溝の広がりの変
化の割合も小さいので、結晶底面にＩｎＧａＡｓＰ層の
膜厚に多少のばらつきがあってもストライプ窓幅の広が
り（Ｗ２−Ｗ、 ）に大きなばらつきを生ずることｒ
ｒｉなく、安定したストライプ溝の幅を得ることができ
る。まだ、Ｉ ｎＧａム＄Ｐ層膜厚を０．１ μｍ以上
にすることで、高度な工・フテング時間制御をすること
なく、ストライプ溝幅のばらつきを小さくできる。
また、ＩｎＧａＡｓＰ層の膜厚を０．１μｍ以上にする
ことにより結晶全面にわたって均一にエピタキシャル成
長することが容易となり、ＩｎＧａＡｓＰ層にストライ
プの窓を形成するエソテング工程でＩｎＧａＡｓＰ層の
膜厚が小さすぎるだめにエツチング時間が極端に短くな
って生ずる横方向へのオーバーエツチングの問題を回避
でき、高度なエツチング時間の制御を必要としない。
ことにより結晶全面にわたって均一にエピタキシャル成
長することが容易となり、ＩｎＧａＡｓＰ層にストライ
プの窓を形成するエソテング工程でＩｎＧａＡｓＰ層の
膜厚が小さすぎるだめにエツチング時間が極端に短くな
って生ずる横方向へのオーバーエツチングの問題を回避
でき、高度なエツチング時間の制御を必要としない。
発明の効果
本発明は以上のように、ＩｎＰ層の上に膜厚０．１〜０
．４ ｐｍのＩｎＧａＡｓＰ層をエピタキシャル成長す
ることにより、工ｎＧ２ＬＡＳＰ層にストライプ状の窓
を形成する工・ンテング工程でアンダーカットによるス
トライプ窓幅の広がりを小さくでき、ばらつきの少ない
安定した幅のストライプ窓を得ることができる。したが
って、ばらつきの少ない安定した幅のストライプ状微細
溝を容易に形成でき、実用的効果は大きい。
．４ ｐｍのＩｎＧａＡｓＰ層をエピタキシャル成長す
ることにより、工ｎＧ２ＬＡＳＰ層にストライプ状の窓
を形成する工・ンテング工程でアンダーカットによるス
トライプ窓幅の広がりを小さくでき、ばらつきの少ない
安定した幅のストライプ窓を得ることができる。したが
って、ばらつきの少ない安定した幅のストライプ状微細
溝を容易に形成でき、実用的効果は大きい。
【図面の簡単な説明】
成の工程断面図である。
１・・・・・・ＩｎＰ基板、２，３．４・・・・・・Ｉ
ｎＰ層、６・・・・・・ＩｎＧａＡｓＰ層、６・・・・
・・誘電体膜。 代理人の氏名 弁理士 中 尾 敏 男 ほか１名第１
図 ＩｎＣｒａＡｓＰＡ県（ｉｎｎ） 第２図
ｎＰ層、６・・・・・・ＩｎＧａＡｓＰ層、６・・・・
・・誘電体膜。 代理人の氏名 弁理士 中 尾 敏 男 ほか１名第１
図 ＩｎＣｒａＡｓＰＡ県（ｉｎｎ） 第２図
Claims (1)
- ＩｎＰ基板上に数層のＩｎＰ層と膜厚０．１〜０．４μ
ｍのＩｎＧａＡｓＰ層を順次エピタキシャル成長する工
程と、前記ＩｎＧａＡｓＰ層をエッチングしてストライ
プ状に窓を開けＩｎＰ層を露出し、前記のストライプ状
に窓を開けたＩｎＧａＡｓＰ層をマスクとして選択エッ
チングによりＩｎＰ層にストライプ溝を形成する工程と
を有する微細溝形成法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61197545A JPS6353931A (ja) | 1986-08-22 | 1986-08-22 | 微細溝形成法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61197545A JPS6353931A (ja) | 1986-08-22 | 1986-08-22 | 微細溝形成法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6353931A true JPS6353931A (ja) | 1988-03-08 |
Family
ID=16376261
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61197545A Pending JPS6353931A (ja) | 1986-08-22 | 1986-08-22 | 微細溝形成法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6353931A (ja) |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS58131789A (ja) * | 1982-01-29 | 1983-08-05 | Fujitsu Ltd | 半導体レ−ザとその製造方法 |
| JPS6081829A (ja) * | 1983-10-11 | 1985-05-09 | Nec Corp | 半導体のエツチング方法 |
-
1986
- 1986-08-22 JP JP61197545A patent/JPS6353931A/ja active Pending
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS58131789A (ja) * | 1982-01-29 | 1983-08-05 | Fujitsu Ltd | 半導体レ−ザとその製造方法 |
| JPS6081829A (ja) * | 1983-10-11 | 1985-05-09 | Nec Corp | 半導体のエツチング方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2958084B2 (ja) | メサ型半導体基体の製造方法 | |
| GB2114808A (en) | Semiconductor laser manufacture | |
| JPS6353931A (ja) | 微細溝形成法 | |
| JPH0552676B2 (ja) | ||
| JP2624450B2 (ja) | 量子細線構造の製造方法 | |
| KR100319774B1 (ko) | 자동정렬 구조의 평면 매립형 반도체 레이저 제조방법 | |
| JPS61242026A (ja) | 特定格子定数の表面格子の製造方法 | |
| JPS6338279A (ja) | 半導体レーザ装置の製造方法 | |
| JPS62128586A (ja) | 光電子集積回路の製造方法 | |
| JP2002319739A (ja) | リブ型光導波路分布反射型半導体レーザの製造方法 | |
| JP2932968B2 (ja) | 半導体装置の製造方法 | |
| JPS60147119A (ja) | 半導体素子の製造方法 | |
| JPH0338081A (ja) | 半導体レーザの製造方法 | |
| KR0130610B1 (ko) | GaAs/AlGaAs기판을 이용한 양자세선 제작방법 | |
| JPS63209189A (ja) | 半導体レ−ザの製造法 | |
| JPH03796B2 (ja) | ||
| JPH01217918A (ja) | 微細加工方法 | |
| JPS60213072A (ja) | 半導体レ−ザ装置の製造方法 | |
| JPH04133315A (ja) | 半導体装置の製造方法 | |
| JPS62286294A (ja) | 半導体レ−ザの製造方法 | |
| JPH02238674A (ja) | 半導体装置及びその製造方法 | |
| JPS6122645A (ja) | 半導体デバイス用基板およびその製造方法 | |
| JPH0322582A (ja) | 半導体レーザの製造方法 | |
| JPH01248526A (ja) | 半導体素子の形成方法 | |
| JPH0460501A (ja) | グレーティングの製造方法 |