JPS635461A - マルチプロセツサ・システム - Google Patents
マルチプロセツサ・システムInfo
- Publication number
- JPS635461A JPS635461A JP61149230A JP14923086A JPS635461A JP S635461 A JPS635461 A JP S635461A JP 61149230 A JP61149230 A JP 61149230A JP 14923086 A JP14923086 A JP 14923086A JP S635461 A JPS635461 A JP S635461A
- Authority
- JP
- Japan
- Prior art keywords
- memory
- program
- instruction
- processors
- processing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING OR CALCULATING; COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F15/00—Digital computers in general; Data processing equipment in general
- G06F15/16—Combinations of two or more digital computers each having at least an arithmetic unit, a program unit and a register, e.g. for a simultaneous processing of several programs
- G06F15/177—Initialisation or configuration control
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Theoretical Computer Science (AREA)
- Software Systems (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Multi Processors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
発明の目的
産業上の利用分野
本発明は、各種の情報処理システムで利用されるマルチ
プロセッサ・システムに関するものである。
プロセッサ・システムに関するものである。
従来の技術
情報処理システムでは、複数のプロセッサと共通メモリ
をシステムバスで接続し、各プロセッサに機能分散や負
荷分散処理を行わせるマルチプロセッサ・システムの構
成を採る場合が多い。
をシステムバスで接続し、各プロセッサに機能分散や負
荷分散処理を行わせるマルチプロセッサ・システムの構
成を採る場合が多い。
この種のマルチプロセッサ・システムでは、各プロセッ
サのプログラムを格納するプログラム格納領域と、処理
中データを格納するデータバッファ領域とを共通メモリ
上に設けている。
サのプログラムを格納するプログラム格納領域と、処理
中データを格納するデータバッファ領域とを共通メモリ
上に設けている。
発明が解決しようとする問題点
上記従来のマルチプロセッサ・システムでは、各プロセ
ッサがシステムバスを介して共通メモリから命令を逐一
読出す構成であるから、プロセッサの台数の増大につれ
てシステムバスの使用要求が競合し合い、命令の読出し
やデータの読出し／書込みの待ち時間が長引き、処理速
度が低下するという問題がある。
ッサがシステムバスを介して共通メモリから命令を逐一
読出す構成であるから、プロセッサの台数の増大につれ
てシステムバスの使用要求が競合し合い、命令の読出し
やデータの読出し／書込みの待ち時間が長引き、処理速
度が低下するという問題がある。
特に、最近は命令の先行フェッチが行われるようになっ
てきているが、データの読出し待ち時間が長引くとせっ
かくの先行フェッチ命令を直ぐには実行できず、先行フ
ェッチの利点が失われてしまう。
てきているが、データの読出し待ち時間が長引くとせっ
かくの先行フェッチ命令を直ぐには実行できず、先行フ
ェッチの利点が失われてしまう。
発明の構成
問題点を解決するための手段
上記従来技術の問題点を解決する本発明のマルチプロセ
ッサ・システムは、プロセッサの全部又は−部に命令格
納メモリを設置し、プロセッサの一つがシステム立上げ
に際し、このシステム内の各プロセッサで使用するプロ
グラムを共通メモリにロードし、命令格納メモリを備え
るプロセッサが、共通メモリにロードされたプログラム
のうち必要なものをこの共通メモリから自己の命令格納
メモリに格納し、以後は自己の命令格納メモリ内から命
令をフェッチして処理を行うことにより、データのアク
セスに関してだけシステムバスを使用するように構成さ
れている。
ッサ・システムは、プロセッサの全部又は−部に命令格
納メモリを設置し、プロセッサの一つがシステム立上げ
に際し、このシステム内の各プロセッサで使用するプロ
グラムを共通メモリにロードし、命令格納メモリを備え
るプロセッサが、共通メモリにロードされたプログラム
のうち必要なものをこの共通メモリから自己の命令格納
メモリに格納し、以後は自己の命令格納メモリ内から命
令をフェッチして処理を行うことにより、データのアク
セスに関してだけシステムバスを使用するように構成さ
れている。
以下、本発明の作用を実施例と共に詳細に説明する。
実施例
第１図は、本発明の一実施例のマルチプロセッサ・シス
テムの構成を示すブロック図である。
テムの構成を示すブロック図である。
このマルチプロセッサ・システムは、システムバス１と
、このシステムバスを介して相互接続される複数のプロ
セッサ２．．２□ ・・・２．、と、システムバス１に
接続されてプロセッサ２１〜２１のそれぞれからアクセ
スされる共通メモリ３を備えている。プロセッサ２１〜
２．、のそれぞれは、命令格納メモリ、ｊ、 、 ４
□ ・・・４．１と、個別バス５１，５□ ・・・５７
を備えている。更にこのマルチプロセッサ・システムは
、ＲＯＭ６、ディスク制御装置７、端末制御装置８、回
線制御装置９、磁気ディスク１０．端末装置１１も備え
ている。
、このシステムバスを介して相互接続される複数のプロ
セッサ２．．２□ ・・・２．、と、システムバス１に
接続されてプロセッサ２１〜２１のそれぞれからアクセ
スされる共通メモリ３を備えている。プロセッサ２１〜
２．、のそれぞれは、命令格納メモリ、ｊ、 、 ４
□ ・・・４．１と、個別バス５１，５□ ・・・５７
を備えている。更にこのマルチプロセッサ・システムは
、ＲＯＭ６、ディスク制御装置７、端末制御装置８、回
線制御装置９、磁気ディスク１０．端末装置１１も備え
ている。
このマルチプロセッサ・システムの立上げに際し、プロ
セッサ２１〜２ｆｉの一つ（ここでは、プロセッサ２．
とする）は、システムバスｌを介してＲＯＭ６からプロ
グラムのロード命令を読出す。
セッサ２１〜２ｆｉの一つ（ここでは、プロセッサ２．
とする）は、システムバスｌを介してＲＯＭ６からプロ
グラムのロード命令を読出す。
プロセッサ２１は、このロード命令に従い、磁気ディス
ク１０内のプログラムをディスク制御装置７経由で、あ
るいは上位装置などから通信回線１２上に転送されてく
るプログラムを回線制御装置９経由で、共通メモリ３の
プログラム格納領域にロードする。
ク１０内のプログラムをディスク制御装置７経由で、あ
るいは上位装置などから通信回線１２上に転送されてく
るプログラムを回線制御装置９経由で、共通メモリ３の
プログラム格納領域にロードする。
プロセッサ２Ｉは、上記共通メモリ３へのプログラムの
ロードが終了すると、自己に割当てられた処理に必要な
プログラムを共通メモリ３から命令格納メモリ４．に転
送する。プロセッサ２１は、この転送が終了すると、こ
の命令格納メモリ４Ｉからフェッチした命令に従って、
かつ共通メモリ３内のデータ領域を使用して自己に割当
てられた処理を行う。他のプロセッサ２□〜２，１も同
様に、まず、自己に割当てられた処理に必要なプログラ
ムを共通メモリ３から命令格納メモリ４２〜４１に転送
する。プロセッサ２□〜２ｎはこの転送が終了すると、
この命令格納用メモリ４□〜４．、からフェッチした命
令に従って、かつ共通メモリ３内のデータ領域を使用し
て自己に割当てられた処理を開始する。
ロードが終了すると、自己に割当てられた処理に必要な
プログラムを共通メモリ３から命令格納メモリ４．に転
送する。プロセッサ２１は、この転送が終了すると、こ
の命令格納メモリ４Ｉからフェッチした命令に従って、
かつ共通メモリ３内のデータ領域を使用して自己に割当
てられた処理を行う。他のプロセッサ２□〜２，１も同
様に、まず、自己に割当てられた処理に必要なプログラ
ムを共通メモリ３から命令格納メモリ４２〜４１に転送
する。プロセッサ２□〜２ｎはこの転送が終了すると、
この命令格納用メモリ４□〜４．、からフェッチした命
令に従って、かつ共通メモリ３内のデータ領域を使用し
て自己に割当てられた処理を開始する。
従って、各プロセッサがシステムバス１を介して共通メ
モリ３をアクセスするのは、データのアクセス時だけと
なる。
モリ３をアクセスするのは、データのアクセス時だけと
なる。
以上、システム内の全てのプロセッサに命令格納メモリ
を設置する構成を例示したが、システムバスの使用頻度
が低いようなある種のプロセッサについては、命令格納
メモリを設置しないで、従来通り共通メモリをアクセス
させる構成としてもよい。
を設置する構成を例示したが、システムバスの使用頻度
が低いようなある種のプロセッサについては、命令格納
メモリを設置しないで、従来通り共通メモリをアクセス
させる構成としてもよい。
発明の効果
以上詳細に説明したように、本発明のマルチプロセッサ
・システムは、各プロセッサが処理に必要なプログラム
を共通メモリから個別の命令格納メモリに転送し、この
命令をフェッチすることにより処理を行う構成であるか
ら、共通メモリに対するアクセスはデータに関するアク
セスだけとなり、システムバスの使用に関する競合が大
幅に緩和され、処理速度が大幅に向上する。
・システムは、各プロセッサが処理に必要なプログラム
を共通メモリから個別の命令格納メモリに転送し、この
命令をフェッチすることにより処理を行う構成であるか
ら、共通メモリに対するアクセスはデータに関するアク
セスだけとなり、システムバスの使用に関する競合が大
幅に緩和され、処理速度が大幅に向上する。
第１図は、本発明の一実施例のマルチプロセッサ・シス
テムの構成を示すブロック図である。 １・・システムバス、２．〜２１１ ・・プロセッサ、
４・・プロセッサ２．〜２ｎによってアクセスされる共
通メモリ、４１〜４、・・命令格納メモリ、５１〜５．
ｌ ・・個別バス、６・・ＲＯＭ、７・・ディスク制御
装置、８・・回線制御装置。
テムの構成を示すブロック図である。 １・・システムバス、２．〜２１１ ・・プロセッサ、
４・・プロセッサ２．〜２ｎによってアクセスされる共
通メモリ、４１〜４、・・命令格納メモリ、５１〜５．
ｌ ・・個別バス、６・・ＲＯＭ、７・・ディスク制御
装置、８・・回線制御装置。
Claims (1)
- 【特許請求の範囲】 システムバスと、このシステムバスに接続される複数の
プロセッサと、前記システムバスに接続され各プロセッ
サによってアクセスされる共通メモリと、プロセッサの
一つに個別バスを介して接続される複数の命令格納メモ
リとを備え、 前記プロセッサの一つは、システム立上げに際し、この
システム内の各プロセッサが使用するプログラムを前記
共通メモリにロードし、 命令格納メモリを備えるプロセッサは、前記共通メモリ
にロードされたプログラムのうち必要なものをこの共通
メモリから自己の命令格納メモリに転送し、自己の命令
格納メモリ内の命令をフェッチすることにより以後の処
理を行うことを特徴とするマルチプロセッサ・システム
。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61149230A JPS635461A (ja) | 1986-06-25 | 1986-06-25 | マルチプロセツサ・システム |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61149230A JPS635461A (ja) | 1986-06-25 | 1986-06-25 | マルチプロセツサ・システム |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS635461A true JPS635461A (ja) | 1988-01-11 |
Family
ID=15470713
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61149230A Pending JPS635461A (ja) | 1986-06-25 | 1986-06-25 | マルチプロセツサ・システム |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS635461A (ja) |
-
1986
- 1986-06-25 JP JP61149230A patent/JPS635461A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3688835B2 (ja) | データ記憶システム及び同システムに適用するデータ転送方法 | |
| JPS5835295B2 (ja) | マスタ・スレ−ブ・システムにおけるデ−タ転送方式 | |
| JPS635461A (ja) | マルチプロセツサ・システム | |
| JPS6136845A (ja) | シングルチツプマイクロコンピユ−タ | |
| JP2687716B2 (ja) | 情報処理装置 | |
| JP2522412B2 (ja) | プログラマブルコントロ―ラと入出力装置の間の通信方法 | |
| JPH08106432A (ja) | Ｄｍａ制御回路 | |
| JP2785855B2 (ja) | 情報処理装置 | |
| JPH03122744A (ja) | コンピュータシステム | |
| JP2781999B2 (ja) | マルチプロセツサシステムにおける共通データチヤネル装置起動方式 | |
| JPH0424733B2 (ja) | ||
| JPS63187349A (ja) | 記憶装置 | |
| JPH10134013A (ja) | マルチｃｐｕシステム | |
| JPS6029131B2 (ja) | 診断方式 | |
| JPS61231654A (ja) | 記憶装置 | |
| JPS6373453A (ja) | 共通バス制御方式 | |
| JPS58178454A (ja) | メモリ制御方式 | |
| JPH0414378B2 (ja) | ||
| JPS63163952A (ja) | デ−タ転送方式 | |
| JPH0685154B2 (ja) | 中間バッファ制御方式 | |
| JPS6383854A (ja) | デ−タ転送回路 | |
| JPH04326453A (ja) | マルチプロセッサシステム | |
| JPH0528090A (ja) | メモリ制御装置 | |
| JPS62145345A (ja) | 直接メモリアクセス間隔制御方式 | |
| JPH01261763A (ja) | Ｄｍａ転送制御装置 |