JPS6355657A - 共通バス接続方式 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、マイクロコンピュータ等を使用したシステム
における共通バス接続方式に関し、特に、制御パッケー
ジの変更を行うことなく、増設ユニットとの接続が可能
な共通バス接続方式に関する。

〔従来技術〕

コンピュータシステムの拡張等に伴い、マイクロコンピ
ュータ等を収容した基本ユニットに、共通バスを介して
、増設ユニットを接続する場合が多い。この場合、デー
タバスには双方向性バスが使用され、バスドライバ回路
を介して増設ユニットが接続されるため、このバスドラ
イバ回Ｍ　を制御するための接続力＠が種々提案されて
いる。特に、増設ユニットにおいて、既存の制御パッケ
ージを使用することができる接続方法は、従来装置との
互換性を持つために重要となってきている。

例えば、特開昭５８−５８２１号公報に記載の方法では
、増設ユニットの制御パッケージから呂力する自パッケ
ージの選択信号をバスドライバ回路に接続し、この信号
により、そのバスドライバ回路のゲート開閉を制御して
いる。しかし、このような方法では、上記選択信号を出
力しない制御パッケージの収容、および、その制御パッ
ケージがマスクとなって行うダイレクト・メモリ・アク
セス（以下ＤＭＡと略す）時のバスドライバ回路のゲー
ト制御については配慮されていない。

〔発明が解決しようとする問題点３ 以上のような従来技術においては、増設ユニットにおけ
る既存制御パッケージの接続については配慮されておら
ず、制御パッケージの互換性に問題があった。また、Ｒ
設ユニットにおける制御パッケージがマスクとなって行
うＤＭＡ時のゲート制御について配慮されておらず、Ｄ
ＭＡ機能を有する制御パッケージを収容できないという
問題があった。

本発明の目的は、このような問題点を改善し、制御パッ
ケージの互換性を保ち、また、ＤＭＡ機能を有する制御
パッケージを容易に接続することができる共通バス接続
方式を提供することにある。

〔問題を解決するための手段〕

上記目的を達成するため、本発明の共通バス接続方式は
、既存の制御パッケージを接続する場合は、マイクロコ
ンピュータ等を基本ユニットに収容し、制御パッケージ
を収容した増設ユニットとの共通バス接続を、バスドラ
イバ回路を介して行うバス制御システムにおいて、上記
増設ユニットに収容する制御パッケージに付与されたア
ドレス領域を記憶する手段、および、該記憶手段に記憶
されたアドレス領域と、該制御パッケージのアクセス時
のアドレスとを比較する手段を、該増設ユニット内のス
ロット数と同数設け、該記憶手段に記憶された該アドレ
ス領域と、該制御パッケージのアクセス時のアドレスと
を、該比較手段によって比較し、該アドレスが該アドレ
ス領域内にあれば、制御信号を出力し、該制御信号を上
記バスドライバ回路に接続して、該バスドライバ回路の
ゲート制御を行うことに特徴がある。

また、ＤＭＡ機能を有する制御パッケージを接続する場
合、本発明の共−通バス接続方式は、マイクロコンピュ
ータ、およびダイレクト・メモリアクセス・コントロー
ラ等を基本ユニットに収容し、ダイレクト・メモリアク
セス（以下ＤＭＡと略す）のマスク機能を備えた制御ア
ダプタを収容する増設ユニットとの共通バス接続を、バ
スドライバ回路を介して行うバス制御システムにおいて
、該バス制御システムのＤＭＡチャンネルに対応し、該
ＤＭＡアクセスがデータ読み取りか、データ書き込みか
を示す情報を格納し出力する手段と、該出力手段の出力
を制御する手段とを設け、上記マイクロコンピュータか
ら上記制御アダプタにＤＭＡ許可信号が送られると、該
制御手段は、該出力手段の出力内容を有効とし、該出力
手段の出力する信号を制御信号として上記バスドライバ
回路に接続し、該バスドライバ回路のゲートを制御する
ことに特徴がある。

〔作用〕

本発明においては、既存の制御パッケージを接続する場
合、増設ユニットに接続される制御パッケージに付与さ
れたアドレス領域を、書き替え可能なレジスタに、シス
テムジェネレーシゴン時に格納する。制御アダプタへの
アクセスがあると、コンパレータは、そのアクセスアド
レスと、レジスタに格納されたデータとを比較し、その
アクセスアドレスが、その制御パッケージのアドレス領
域内のアドレスであれば、一致信号が出力され、共通バ
スに接続されたバスドライバ回路のゲート制御を行う。

なお、このアクセスがデータの読み取りであれば、その
ゲート制御を増設ユニット側から基本ユニット側に渡す
。

また、ＤＭＡ機能を備えた制御パッケージを接続する場
合、ＤＭＡ時のマスク機能を備えた制御アダプタのＤＭ
Ａチャンネル数に対応する方向レジスタに、ソフトウェ
アによって、ｉｌＤＭＡがデータ読み取りか、データ書
き込みかを示す情報を格納する。該アダプタがＤＭＡ要
求を行うと、マイクロプロセッサは、バス許可を出力し
、そのバス許可は該アダプタに対するＤ　Ｍ　Ａ許可信
号として応答され、この応答は上記方向レジスタの内容
を有効とし、該方向レジスタの出力を共通バスに接続し
て、ゲート制御を行う、その応答時の動作がデータ書き
込みならば、ゲート制御は増設ユニットから基本ユニッ
トへ渡され、基本ユニット内に収容されている主メモリ
にデータが書き込れる。

Ｃ実施例〕 以下、本発明の一実施例を図面により説明する。

第１図は、本発明の第１の実施例における共通バス接続
システムの構成図である。

本実施例の共通バス接続システムは、第１図のように、
基本ユニット１．および増設ユニット２からなり、これ
らは接続部１６．およびバスドライバ回路１１〜１４を
介して、共通バス１０に接続される。

基本ユニット１は、マイクロコンピュータ３゜制御パッ
ケージ５，６．およびバス制御回路４を備え、バス制御
回路４は、バス制御信号１５を出力する。また、増設ユ
ニット２は、ＩＩＩ御パッケージ７〜９を備える。

第２図は、本発明の第１の実施例の共通バネ接続システ
ムにおけるバス制御回路の構成図である（第１図参照）
。

本実施例のバス制御回路４は、レジスタ１７〜１９、お
よびコンパレータ２０〜２２を備える。

レジスタ１７〜１９は、それぞれ増設ユニット２に接続
されるパッケージ７〜９に付与さ九たアドレス領域を格
納する。データ２３格納の場合は、制御信号２４により
データ２３を格納する。

また、コンパレータ２０〜２２は、レジスタ１７〜１９
に、それぞれ格納されたデータ２６〜２８と、制御パッ
ケージ５〜９をアクセスする時のアドレス２３とを比較
し、それらが一致すると、それぞれ、一致信号２９〜３
１を出力する。

こうして出力された一致信号２９〜３１は、ＯＲがとら
れ、さらに、読み取り信号３２とのＡＮＤが取られ、バ
ス制御信号１５として出力される。

第５図は、本発明の第１の実施例における共通バス接続
システムの動作フローチャートである。

第１図、および第２図のように、制御パッケージ５〜９
へのアクセスがあると（５００）、そのアドレス２５は
、コンパレータ２０〜２２によって、レジスタ１７〜１
９の格納データ２６〜２８と比較される（５０１）。

これらのアドレスの中、いずれかが一致する場合は（５
０２）、一致信号２９〜３１のいずれかが出力され（５
０３）、さらに、バス制御信号１５が出力される（５０
４）。このバス制御信号１５は。

このバス制御信号１５に接続されたバスドライバ回路１
１〜１２のゲートを開き、アクセスを行う（５０５）。

本実施例によれば、システムジェネレーション時にレジ
スタ１７〜１９に格納するデータを書き替えることによ
り、基本ユニット１に接続される制御パッケージ５，６
．および、増設ユニット２に接続される制御パッケージ
７〜９のアドレス割り付けが任意に行えるため、基本ユ
ニット１．および増設ユニット２におけるパッケージの
実装が容易となる。

第３図は、本発明の第２の実施例における共通バス接続
システムの構成図である。

本実施例の共通バス接続システムは、基本ユニット１．
および増設ユニット２からなり、これらはコネクタ４５
．およびバスドライバ回路４３゜４４を介して共通バス
４２に接続される。

基本ユニット１は、マイクロコンピュータ３゜主メモリ
６４．制御パッケージ６５．ＤＭＡコントローラ６６．
６７、およびバスドライバ制御部６８を鍔える。増設ユ
ニット２は、制御パッケージ６０，６１．６９を備え、
これらは共通バス４２に接続され、該共通バス４２は、
バスドライバ回路４３．４４に通してコネクタ４５に接
続され、さらに、ケーブルによって基本ユニット１に接
続される。また、マイクロコンピュータ３からのＤＭＡ
許可信号５３も、この共通バス４２．およびケーブルを
介して、制御パッケージ６０．６１゜６９に伝えられる
。

制御パッケージ６５は、ＤＭＡ時のマスクとなり、ＤＭ
Ａコントローラ６６は、この制御パッケージ６５等から
のＤＭＡ要求信号５２を受けて。

マイクロコンピュータ３に接続し、マイクロコンッユー
タ３からのバス要求許可信号４６に接続されツ。このバ
ス許可信号４６は、ＤＭＡ許可信号５３として制御パッ
ケージ６５等へ応答される。

また、ＤＭＡコントローラ６７は、同様に、増設ユニッ
ト２の制御パッケージ６０．６１．６９からのＤＭＡ要
求をマイクロコンピュータ３に接続する。

バスドライバ制御部６８は、レジスタ書き込み信号５０
により共通バス４２に接続され、バスドライバ信号４７
を出力して、このバスドライバ信号４７によりバスドラ
イバ回路４３．４４に接続される。

第４図は１本発明の第２の実施例の共通バス接続システ
ムにおけるバスドライバ制御部６８の構成図である。

本実施例のバスドライバ制御部６８は、フリップフロッ
プ５６．ＡＮＤゲート５７．およびＯＲゲート５９を備
える。

フリップフロップ５５は書き替え可能な方向レジスタで
あり、そのバス制御システムが有するＤＭＡチャネル数
に対応して設ける。この方向レジスタ５５には、ＤＭＡ
時にマスクとなる制御パッケージ６０，６１，６５．６
９のＤＭＡ動作がデータ読み取りか、データ書き込みか
を示す情報が、データ５０．およびレジスタ書き込み信
号５４により書き込まれる。方向レジスタ５５の出力は
、ＤＭＡ許可信号４９とＡＮＤされ、ＤＭＡ許信号４９
がアクティブとなると有効となって、制御信号５８が出
力される。この制御信号５８は、ＯＲゲート５９におい
て論理和が取られ、バスドライバ制御信号４７として出
力される。

なお、この方向レジスタ５５．およびＡＮＤゲート５７
からなる回路は、そのバス制御システムが有するＤＭＡ
チャネル数と同数設ける必要があるため１本実施例にお
いては、４回路を設けている。また、基本ユニットｌ内
のＤＭＡ要求信号５２、およびＤＭＡ許可信号５３と、
増設ユニット２内のＤＭＡ許可信号４８．およびＤＭＡ
許可信号４９とは、各々４本ずつある。

第６図は、本発明の第２の実施例における共通バス接続
システムの動作フローチャートである。

例えば、制御パッケージ６９がマスタとなるＤＭＡにつ
いては、第３図、および第４図のように。

方向レジスタ５５に制御パッケージ６９の方向情報が格
納され、ＤＭＡ開始条件が成立すると、制御パッケージ
６９は、ＤＭＡ要求信号４８を出力する（６００）。こ
のＤＭＡ要求信号４８は、ＤＭＡコントローラ６７に伝
えられ、ＤＭＡコントローラ６７はバス要求信号４６を
マイクロコンピュータ３に出力する（６０１）。

マイクロコンピュータ３は、バスを解放し、バス許可信
号４６をＤＭＡコントローラ６７に出力する（６０２）
。

ＤＭＡコントローラ６７は、バス許可信号４６を受け、
制御パッケージ６９の制御アダプタ、およびバスドライ
バ制御部６８に、ＤＭＡ許可信号４９を出力する（６０
３）。

ＤＭＡ許可信号４９は、バスドライバ制御部６８におい
て、その制御アダプタのＤＭＡチャネルに対応する方向
レジスタ５５に接続されているＡＮＤゲートを有効とし
、方向レジスタ５５の情報を出力させて、バスドライバ
制御信号４７を出力させる（６０４）。

上記制御アダプタは、ＤＭＡ許可信号４９を受け、ＤＭ
Ａ動作を行う（６０５）。その動作がデータ書き込みで
ある場合、バスドライバ制御部６８における方向レジス
タ５５には、ＡＮＤゲート５７をアクティブとする情報
が格納されているため、バスドライバ制御信号４７はア
クティブとなり、バスドライバ回路４４が有効となって
、書き込みデータは共通バスを介し、増設ユニット２＠
から幅木ユニット１側へ送られ、主メモリ６４に書き込
まれる。また、データ読み取り動作である場合は、バス
ドライバ信号４７は、インアクティブとなり、バスドラ
イバ回路４３が有効となり。

読み込みデータは、共通バス４２を介して、基本ユニッ
ト１側から増設ユニット２側へ送られる。

なお、増設ユニット２の制御パッケージ６０゜および６
１がマスタとなってＤＭＡを行う場合も、同様の動作を
行う、また、基本パッケージ１の制御バクケージ６５が
マスクとなるＤＭＡ動作は、ＤＭＡ要求償号５２．ＤＭ
Ａコントローラ６６゜およびＤＭＡ許可信号５３を使用
して行なうため、バスドライバ回路４３．４４は使用す
る必要はない。

本実施例によれば、ＤＭＡ時のマスク機能を有する制御
パッケージ６０．６１，６５．６９は、基本ユニット１
．および増設ユニット２のいずれにも容易に実装するこ
とができる。

〔発明の効果〕

本発明によれば、既存制御パッケージを基本ユニット、
および増設ユニットのいずれにも容易に実装でき、制御
パッケージの互換性を保つことが可能である。また、Ｄ
ＭＡ時のマスクとなる制御パッケージも同様に実装でき
る。

このように、互換性を保ったシステムを任意に構成する
ことが可能である。

【図面の簡単な説明】

第１図は本発明の第１の実施例における共通バス接続シ
ステムの構成図、第２図は本発明の第１の実施例の共通
バス接続システムにおけるバス制御回路の構成図、第３
図は本発明の第２の実施例における共通バス接続システ
ムの構成図、第４図は本発明の第２の実施例の共通バス
接続システムにおけるバスドライバ制御部の構成図、第
５図は本発明の第１の実施例における共通バス接続シス
テムの動作フローチャート、第６図は本発明の第２の実
施例における共通バス接続システムの動作フローチャー
トである。 １：Ｊｌ、本ユニット、２：ｉｌｌユニット、３：マイ
クロコンピュータ、４：バス制御回路、５〜９：制御パ
ッケージ、１０：共通バス、１１〜Ｉ４：バスドライバ
回路、１５：バス制御信号、１６＝接続部。 １７〜１９：レジスタ、２０〜２２：コンバレータ、２
３：データ信号（アドレス）、２４：制御信号。 ２５ニアドレス、２６〜２８：格納データ、２９〜３１
ニ一致信号、３２：読み取り信号、６０，６１゜６５．
６９：制御パッケージ、６４：主メモリ。 ６６．６７　：　ＤＭＡコントローラ、６８：バスドラ
イバ制御部、４２：共通バス、４３，４４：バスドライ
バ回路、４５：コネクタ、４６：バス要求信号（バス許
可信号）、４７：バスドライバ制御信号。 ４８．５２：ＤＭＡ要求信号、４９．５３：ＤＭＡ許可
信号、５４：レジスタ書き込み信号、５５：フリップフ
ロップ（方向レジスタ）、５６：方向レジスタ出力、５
７：ＡＮＤゲート、５８：制御信号、５９：ＯＲゲート
。 第　　　　　１　　　　　図 第２図 第　　　　　４　　　　図 第　　　　　５　　　　　図 バス制御システム 第　　　　　６　　　　　図 バス制御システム

Claims (1)

【特許請求の範囲】
1. １、マイクロコンピュータ等を基本ユニットに収容し、
   かつ制御パッケージを収容する増設ユニットとの共通バ
   ス接続を、バスドライバ回路を介して行う共通バス接続
   システムにおいて、上記増設ユニットに収容する制御パ
   ッケージに付与されたアドレス領域を記憶する手段、お
   よび、該記憶手段に記憶されたアドレス領域と、該制御
   パッケージのアクセス時のアドレスとを比較する手段を
   、該増設ユニット内のスロット数と同数設け、該記憶手
   段に記憶されたアドレス領域と、該制御パッケージのア
   クセス時のアドレスとを、該比較手段によって比較し、
   該アクセス時のアドレスが該アドレス領域の内にあれば
   、制御信号を出力し、該制御信号を上記バスドライバ回
   路に接続して、該バスドライバ回路のゲート制御を行う
   ことを特徴とする共通バス接続方式。