JPS635788B2 - - Google Patents
Info
- Publication number
- JPS635788B2 JPS635788B2 JP2950583A JP2950583A JPS635788B2 JP S635788 B2 JPS635788 B2 JP S635788B2 JP 2950583 A JP2950583 A JP 2950583A JP 2950583 A JP2950583 A JP 2950583A JP S635788 B2 JPS635788 B2 JP S635788B2
- Authority
- JP
- Japan
- Prior art keywords
- bus
- module
- line
- priority
- modules
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING OR CALCULATING; COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/14—Handling requests for interconnection or transfer
- G06F13/36—Handling requests for interconnection or transfer for access to common bus or bus system
- G06F13/368—Handling requests for interconnection or transfer for access to common bus or bus system with decentralised access control
- G06F13/374—Handling requests for interconnection or transfer for access to common bus or bus system with decentralised access control using a self-select method with individual priority code comparator
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Multi Processors (AREA)
- Bus Control (AREA)
Description
【発明の詳細な説明】
本発明は優先順位の低いモジユールのバス使用
要求が極端に後回しにされることを防止した複合
計算機システムの完全分散方式共通バス制御方式
に関する。
要求が極端に後回しにされることを防止した複合
計算機システムの完全分散方式共通バス制御方式
に関する。
従来共通バスに複合システムを接続した場合の
制御装置の方式には種々のものがあつた。複合シ
ステム全体に対して別に優先使用順位を判定して
制御を行なう制御部を設ける方式は、完全分散制
御方式と異なり、制御系の障害が局部に発生して
も全システムに影響が及ぶ。また完全分散制御方
式であつても、従来のものは、複数モジユールの
バス使用要求が競合した場合、常に各モジユール
個有の優先順位に従つて使用順序が決定されるの
で、優先順位の低いモジユールの要求は、時とし
て非常に長く待たされる場合が生ずるという他の
問題が生じていた。この問題を解決するためにバ
ス使用予約登録方式が従来も行われていたが、従
来のものはモジユール間をマスク線によつて直列
的に接続し、優先順位が一層低い他モジユールの
アクセスを禁止する方式なので、完全分散制御で
はなく、１モジユール中の障害が他モジユールに
影響する恐れが非常に多い。また完全な分散制御
方式で、バスが空くとバス使用要求が生じていた
モジユールは他モジユールを意識せずに、直ちに
伝送を開始し、他モジユールと衝突するとデータ
のエラー検出機能で検出し、乱数により決定され
る時間後に再送する方式も公知であるが、ハー
ド、ソフトとも複雑となり、しかもバス使用効率
が低いなどの欠点があつた。
制御装置の方式には種々のものがあつた。複合シ
ステム全体に対して別に優先使用順位を判定して
制御を行なう制御部を設ける方式は、完全分散制
御方式と異なり、制御系の障害が局部に発生して
も全システムに影響が及ぶ。また完全分散制御方
式であつても、従来のものは、複数モジユールの
バス使用要求が競合した場合、常に各モジユール
個有の優先順位に従つて使用順序が決定されるの
で、優先順位の低いモジユールの要求は、時とし
て非常に長く待たされる場合が生ずるという他の
問題が生じていた。この問題を解決するためにバ
ス使用予約登録方式が従来も行われていたが、従
来のものはモジユール間をマスク線によつて直列
的に接続し、優先順位が一層低い他モジユールの
アクセスを禁止する方式なので、完全分散制御で
はなく、１モジユール中の障害が他モジユールに
影響する恐れが非常に多い。また完全な分散制御
方式で、バスが空くとバス使用要求が生じていた
モジユールは他モジユールを意識せずに、直ちに
伝送を開始し、他モジユールと衝突するとデータ
のエラー検出機能で検出し、乱数により決定され
る時間後に再送する方式も公知であるが、ハー
ド、ソフトとも複雑となり、しかもバス使用効率
が低いなどの欠点があつた。
本発明は前記従来の方式のような問題のない、
完全分散制御で、かつ優先順位の低いモジユール
も極端に長く待たされる恐れのない複合計算機シ
ステムの共通バス制御方式を提供することを目的
とする。
完全分散制御で、かつ優先順位の低いモジユール
も極端に長く待たされる恐れのない複合計算機シ
ステムの共通バス制御方式を提供することを目的
とする。
上記目的を達成するために本発明においては、
共通バスとしてバス登録線を備え、バス使用要求
の発生したモジユールは、バス登録線に既に他モ
ジユールからの信号が存在していない場合に限
り、バス使用予約を示す信号をバス登録線に送出
し、その間他のモジユールがバス使用予約を新規
に登録することを禁止するようにした。バスが使
用されている期間中に複数のモジユールにバス使
用要求が発生しても、前記の如く、これら複数モ
ジユールのバス使用予約登録は禁止されるが、バ
スが空くと同時に前記バス使用予約登録を禁止さ
れ待機していた複数モジユールはいつせいにバス
登録線に信号を送出し、いずれもバス使用予約状
態にはいる。これらのバス使用予約状態となつた
複数モジユールの間では各モジユール個有の優先
順位に従つて順次バスを使用することとした。こ
の様にすれば、いつたんバス使用予約状態になつ
たモジユールは、そのモジユールがバス使用を終
了するまでは、該モジユールよりも優先順位の高
いモジユールにバス使用要求が発生しても、バス
登録線への信号送出継続によつて新規なモジユー
ルのバス使用予約登録を禁止しているので、妨害
を受けずにバスを使用できる。従つて、固定優先
順位方式の場合の様に、優先順位の低いモジユー
ルが極端に長期間待たされることはない。
共通バスとしてバス登録線を備え、バス使用要求
の発生したモジユールは、バス登録線に既に他モ
ジユールからの信号が存在していない場合に限
り、バス使用予約を示す信号をバス登録線に送出
し、その間他のモジユールがバス使用予約を新規
に登録することを禁止するようにした。バスが使
用されている期間中に複数のモジユールにバス使
用要求が発生しても、前記の如く、これら複数モ
ジユールのバス使用予約登録は禁止されるが、バ
スが空くと同時に前記バス使用予約登録を禁止さ
れ待機していた複数モジユールはいつせいにバス
登録線に信号を送出し、いずれもバス使用予約状
態にはいる。これらのバス使用予約状態となつた
複数モジユールの間では各モジユール個有の優先
順位に従つて順次バスを使用することとした。こ
の様にすれば、いつたんバス使用予約状態になつ
たモジユールは、そのモジユールがバス使用を終
了するまでは、該モジユールよりも優先順位の高
いモジユールにバス使用要求が発生しても、バス
登録線への信号送出継続によつて新規なモジユー
ルのバス使用予約登録を禁止しているので、妨害
を受けずにバスを使用できる。従つて、固定優先
順位方式の場合の様に、優先順位の低いモジユー
ルが極端に長期間待たされることはない。
第１図は本発明の作動説明図である。上部にバ
ス使用要求発生時刻を矢印で示し、数字はモジユ
ールの番号ならびに優先順位を示し、大きい数の
モジユールほど優先順位が高いものとする。その
下に各モジユールの共通バス使用の時間的経過を
示し、Ａは本発明方式の場合、Ｂは固定優先順位
方式の場合である。モジユール＃４に対してはバ
ス使用要求が空き状態の時に生じたからＡ，Ｂい
ずれでも同じで直ちにバス使用を割当てられてい
るが、モジユール＃３の要求に対してはＡ，Ｂの
場合に大きな差が生じている。本発明の場合Ａで
は、モジユール＃４のバス使用中に生じたモジユ
ール＃３，＃５のバス使用要求は、モジユール
＃４のバス使用終了時に双方とも登録され、優先
順位に従い、モジユール＃５，＃３の順に使用
し、モジユール＃５，＃３のバス使用中に生じた
モジユール＃８，＃１，＃６のバス使用要求はモ
ジユール＃３のバス使用終了時にいずれも登録さ
れて、モジユール＃８，＃６，＃１の順にバスを
使用している。これに対し固定優先順位のＢの場
合には、あるモジユールがバス使用を終つた際、
毎回、バス使用を待つているモジユール中の最高
順位のモジユールがバスを使用している。
ス使用要求発生時刻を矢印で示し、数字はモジユ
ールの番号ならびに優先順位を示し、大きい数の
モジユールほど優先順位が高いものとする。その
下に各モジユールの共通バス使用の時間的経過を
示し、Ａは本発明方式の場合、Ｂは固定優先順位
方式の場合である。モジユール＃４に対してはバ
ス使用要求が空き状態の時に生じたからＡ，Ｂい
ずれでも同じで直ちにバス使用を割当てられてい
るが、モジユール＃３の要求に対してはＡ，Ｂの
場合に大きな差が生じている。本発明の場合Ａで
は、モジユール＃４のバス使用中に生じたモジユ
ール＃３，＃５のバス使用要求は、モジユール
＃４のバス使用終了時に双方とも登録され、優先
順位に従い、モジユール＃５，＃３の順に使用
し、モジユール＃５，＃３のバス使用中に生じた
モジユール＃８，＃１，＃６のバス使用要求はモ
ジユール＃３のバス使用終了時にいずれも登録さ
れて、モジユール＃８，＃６，＃１の順にバスを
使用している。これに対し固定優先順位のＢの場
合には、あるモジユールがバス使用を終つた際、
毎回、バス使用を待つているモジユール中の最高
順位のモジユールがバスを使用している。
第２図は本発明の一実施例のモジユールを示す
図で、バス１７はプロセシングユニツト１同士の
データ転送に関係するすべてのバスすなわちアド
レス線、データ線、制御線よりなるシステムバ
ス、バス１８はシステムバス使用中か否かを示す
バスビジー線、バス１９はバス登録線で、この３
者が共通バスを構成し、共通バス以外の図示部分
が一つのモジユールを構成している。制御部５の
出力６，８と、ｎを2nに変換するデコーダ１６の
出力とは他のモジユールとそれぞれワイアドオア
されている。制御部５は第３図は示すように６個
のステータスS0，S1……S5を持つている。なお第
３図には省略してあるが、制御部５にリセツト信
号２１が加えられると、その時の状態に関係なく
イニシヤル状態S0へ戻る。プロセシングユニツト
１が他のモジユール（プロセシングユニツトとか
共有メモリなど）とデータ授受を行なうため共通
バスの使用を要求してバス要求線２をオンにする
と、ステータスはS1に移る。制御部５では、バス
登録線７を調べて、これがオフならばステータス
S2に移る。この時バス登録線６がオンになる。次
にバスビジー線９を調べて、これがオフならばス
テータスはS3に移り、バスビジー線８をオンにす
る。またこの時、このモジユール個有の優先順位
をプライオリテイ線１２に出力する。この値はｎ
を2nに変換するデコーダ１６によつてデコードさ
れる。例えば優先順位ｎ＝３で、デコードされた
優先順位での値が２進数で1000の場合、負論理で
11110111が出力線１５に出力される。なお優先順
位数はモジユールを示す番号を兼用するものと
し、数値が大きい程優先順位が高いものとする。
出力線１５は独立に設ける必要はなく、プロセシ
ングユニツトがデータの授受に用いるバスと共用
できる。この時、同時に、例えば優先順位ｎ＝２
（2nの値が２進数で100）のモジユールが動作（優
先順位送出）していた場合、プライオリテイエン
コーダ１４の入力は11110111と11111011が負論理
でワイアドオアされて11110011となる。エンコー
ダ１４の入力は反転されて00001100となり、その
最上位桁が2nからｎに変換されてエンコーダの出
力線１１にはｎ＝３が出力される。すなわち出力
線１１には競合しているモジユールのプライオリ
テイの最高値が出力される。コンパレータ１０
は、出力線１１と１２の出力値が一致している時
には、プライオリテイー致線１３をオンにする。
一致しない時は制御部のステータスはS2に戻り、
プライオリテイ出力は終了する。一致したときは
ステータスS5に移り、やはりプライオリテイ出力
は終了し、バス使用許可線３をオンにする。プロ
セシングユニツトは線２０経由バス１７を使用
し、それが終了するとバス使用終了線４をオンに
する。これによつて制御部５のステータスはS0に
戻る。なお第３図左側に、制御部５の出力線の出
力期間もあわせて示してある、ただしプライオリ
テイを出力してバス使用を許可されず、ステータ
スS2に戻つたモジユールでは、プライオリテイ出
力期間終了時点でバスビジーオンの期間も終る
が、既述の如くバス登録オンの状態だけは、その
モジユールがバス使用終了オンとなるまで継続す
る。バスビジーオンの出力期間はステータスS5の
みにしてもよい。２つ以上のモジユールが同時に
ステータスS2に移つた場合、プライオリテイの高
いものから順次バス使用を許可され、その間新規
要求が発生した場合、たとえプライオリテイの高
いモジユールのものであつても、それらはステー
タスS1にとどまつて待機しなければならないのは
既述の通りである。なおモジユール数が2nよりも
多い時には、プライオリテイを２つ以上に分割出
力することよつて対処できる。この時は、ステー
タスS3，S4が２つ以上の組からなり、それぞれの
段階で最高のプライオリテイをもつもののみが、
次のステークスS5に進み、それ以外のものはステ
ータスS2へ戻る。
図で、バス１７はプロセシングユニツト１同士の
データ転送に関係するすべてのバスすなわちアド
レス線、データ線、制御線よりなるシステムバ
ス、バス１８はシステムバス使用中か否かを示す
バスビジー線、バス１９はバス登録線で、この３
者が共通バスを構成し、共通バス以外の図示部分
が一つのモジユールを構成している。制御部５の
出力６，８と、ｎを2nに変換するデコーダ１６の
出力とは他のモジユールとそれぞれワイアドオア
されている。制御部５は第３図は示すように６個
のステータスS0，S1……S5を持つている。なお第
３図には省略してあるが、制御部５にリセツト信
号２１が加えられると、その時の状態に関係なく
イニシヤル状態S0へ戻る。プロセシングユニツト
１が他のモジユール（プロセシングユニツトとか
共有メモリなど）とデータ授受を行なうため共通
バスの使用を要求してバス要求線２をオンにする
と、ステータスはS1に移る。制御部５では、バス
登録線７を調べて、これがオフならばステータス
S2に移る。この時バス登録線６がオンになる。次
にバスビジー線９を調べて、これがオフならばス
テータスはS3に移り、バスビジー線８をオンにす
る。またこの時、このモジユール個有の優先順位
をプライオリテイ線１２に出力する。この値はｎ
を2nに変換するデコーダ１６によつてデコードさ
れる。例えば優先順位ｎ＝３で、デコードされた
優先順位での値が２進数で1000の場合、負論理で
11110111が出力線１５に出力される。なお優先順
位数はモジユールを示す番号を兼用するものと
し、数値が大きい程優先順位が高いものとする。
出力線１５は独立に設ける必要はなく、プロセシ
ングユニツトがデータの授受に用いるバスと共用
できる。この時、同時に、例えば優先順位ｎ＝２
（2nの値が２進数で100）のモジユールが動作（優
先順位送出）していた場合、プライオリテイエン
コーダ１４の入力は11110111と11111011が負論理
でワイアドオアされて11110011となる。エンコー
ダ１４の入力は反転されて00001100となり、その
最上位桁が2nからｎに変換されてエンコーダの出
力線１１にはｎ＝３が出力される。すなわち出力
線１１には競合しているモジユールのプライオリ
テイの最高値が出力される。コンパレータ１０
は、出力線１１と１２の出力値が一致している時
には、プライオリテイー致線１３をオンにする。
一致しない時は制御部のステータスはS2に戻り、
プライオリテイ出力は終了する。一致したときは
ステータスS5に移り、やはりプライオリテイ出力
は終了し、バス使用許可線３をオンにする。プロ
セシングユニツトは線２０経由バス１７を使用
し、それが終了するとバス使用終了線４をオンに
する。これによつて制御部５のステータスはS0に
戻る。なお第３図左側に、制御部５の出力線の出
力期間もあわせて示してある、ただしプライオリ
テイを出力してバス使用を許可されず、ステータ
スS2に戻つたモジユールでは、プライオリテイ出
力期間終了時点でバスビジーオンの期間も終る
が、既述の如くバス登録オンの状態だけは、その
モジユールがバス使用終了オンとなるまで継続す
る。バスビジーオンの出力期間はステータスS5の
みにしてもよい。２つ以上のモジユールが同時に
ステータスS2に移つた場合、プライオリテイの高
いものから順次バス使用を許可され、その間新規
要求が発生した場合、たとえプライオリテイの高
いモジユールのものであつても、それらはステー
タスS1にとどまつて待機しなければならないのは
既述の通りである。なおモジユール数が2nよりも
多い時には、プライオリテイを２つ以上に分割出
力することよつて対処できる。この時は、ステー
タスS3，S4が２つ以上の組からなり、それぞれの
段階で最高のプライオリテイをもつもののみが、
次のステークスS5に進み、それ以外のものはステ
ータスS2へ戻る。
以上説明したように本発明によれば、優先順位
の低いモジユールが極端に長く待たされる恐れが
なくなり、またたとえどこかに故障が生じてもそ
の影響は局部にとどまり障害がシステムの広範囲
に及ばない、などの効果が得られる。
の低いモジユールが極端に長く待たされる恐れが
なくなり、またたとえどこかに故障が生じてもそ
の影響は局部にとどまり障害がシステムの広範囲
に及ばない、などの効果が得られる。
第１図は本発明の作動説明図、第２図は本発明
一実施例のモジユールを示す図、第３図は本発明
に係るモジユール制御部のステータス及びその出
力期間を示す図である。 １……プロセシングユニツト、５……制御部、
１０……コンパレータ、１４……プライオリテイ
エンコーダ、１６……デコーダ、１７……システ
ムバス、１８……バスビジー線、１９……バス登
録線。
一実施例のモジユールを示す図、第３図は本発明
に係るモジユール制御部のステータス及びその出
力期間を示す図である。 １……プロセシングユニツト、５……制御部、
１０……コンパレータ、１４……プライオリテイ
エンコーダ、１６……デコーダ、１７……システ
ムバス、１８……バスビジー線、１９……バス登
録線。
Claims (1)
- １ 共通バスに接続された複数個のモジユールか
らなる複合計算機システムにおいて、上記共通バ
スがシステムバス、ビジー線およびバス登録線か
らなり、各モジユールは、バス使用要求が生じた
時、上記バス登録線に他のモジユールからのバス
使用要求信号が無いことを条件として該バス登録
線にバス使用要求信号を出力し、もし上記ビジー
線がオン状態の場合はこれがオフ状態となるのを
待ち、オフ状態の場合は該ビジー線にオン信号を
出力すると共に自モジユールに固有の優先順位信
号を上記システムバスに送出し、該システムバス
に現われている信号の状態から自モジユールより
高位の優先順位をもつ競合モジユールの有無を判
定し、最高位にあると判断したモジユールは上記
共通バスを使用して処理を実行すると共に処理終
了時に上記バス使用要求信号およびビジー信号の
出力を止めるようにし、最高位にないと判断した
各モジユールは上記ビジー線が再度オフ状態とな
るのを待つて上記優先順位判定のための動作を繰
り返すようにしたことを特徴とする複合計算機シ
ステムの共通バス制御方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2950583A JPS58155436A (ja) | 1983-02-25 | 1983-02-25 | 複合計算機システムの共通バス制御方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2950583A JPS58155436A (ja) | 1983-02-25 | 1983-02-25 | 複合計算機システムの共通バス制御方式 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS58155436A JPS58155436A (ja) | 1983-09-16 |
| JPS635788B2 true JPS635788B2 (ja) | 1988-02-05 |
Family
ID=12277944
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2950583A Granted JPS58155436A (ja) | 1983-02-25 | 1983-02-25 | 複合計算機システムの共通バス制御方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS58155436A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02118535U (ja) * | 1989-03-11 | 1990-09-25 | ||
| JPH02251278A (ja) * | 1989-06-07 | 1990-10-09 | Ono Sokki Co Ltd | 不釣合重量回転式振動発生器及びそれを用いた振動刺激装置 |
-
1983
- 1983-02-25 JP JP2950583A patent/JPS58155436A/ja active Granted
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02118535U (ja) * | 1989-03-11 | 1990-09-25 | ||
| JPH02251278A (ja) * | 1989-06-07 | 1990-10-09 | Ono Sokki Co Ltd | 不釣合重量回転式振動発生器及びそれを用いた振動刺激装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS58155436A (ja) | 1983-09-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5237567A (en) | Processor communication bus | |
| KR0153538B1 (ko) | 데드록 검출과 마스킹을 내장하는 버스 중재구조 | |
| CA1104226A (en) | Computer useful as a data network communications processor unit | |
| US5257356A (en) | Method of reducing wasted bus bandwidth due to slow responding slaves in a multiprocessor computer system | |
| US6718422B1 (en) | Enhanced bus arbiter utilizing variable priority and fairness | |
| US4417303A (en) | Multi-processor data communication bus structure | |
| US4363096A (en) | Arbitration controller providing for access of a common resource by a duplex plurality of central processing units | |
| JPS635788B2 (ja) | ||
| US5423053A (en) | Device managing accessing priority to common resources, of functional modules divided over a plurality of local units in each of which they form of local daisy chain | |
| EP0577431B1 (en) | Method of resetting coupled modules and a system using the method | |
| JPH0562384B2 (ja) | ||
| JP3278793B2 (ja) | 二重化システムのバス調停方法及び二重化システム | |
| JPH039497B2 (ja) | ||
| JPH07319829A (ja) | データ転送方法 | |
| JPS6126104B2 (ja) | ||
| KR950009071B1 (ko) | 하이파이 버스(HiPi Bus)의 데이타 전송 제어장치 | |
| JPS61248153A (ja) | マルチプロセツサシステムにおけるメモリアクセス制御方式 | |
| JPH06301643A (ja) | バス調停回路 | |
| JP2666782B2 (ja) | 多重バス制御システム | |
| JP2976358B2 (ja) | バス獲得制御方式 | |
| JPH0572619B2 (ja) | ||
| JPH08297629A (ja) | バス中継器 | |
| JPH04362761A (ja) | バス構成方式 | |
| JPS5826056B2 (ja) | マルチプロセッサ処理システムの優先決定処理方式 | |
| JPH0553423B2 (ja) |