JPS635832B2 - - Google Patents
Info
- Publication number
- JPS635832B2 JPS635832B2 JP54153406A JP15340679A JPS635832B2 JP S635832 B2 JPS635832 B2 JP S635832B2 JP 54153406 A JP54153406 A JP 54153406A JP 15340679 A JP15340679 A JP 15340679A JP S635832 B2 JPS635832 B2 JP S635832B2
- Authority
- JP
- Japan
- Prior art keywords
- tape
- counter
- clock signal
- signal
- running
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B27/00—Editing; Indexing; Addressing; Timing or synchronising; Monitoring; Measuring tape travel
- G11B27/10—Indexing; Addressing; Timing or synchronising; Measuring tape travel
- G11B27/11—Indexing; Addressing; Timing or synchronising; Measuring tape travel by using information not detectable on the record carrier
- G11B27/13—Indexing; Addressing; Timing or synchronising; Measuring tape travel by using information not detectable on the record carrier the information being derived from movement of the record carrier, e.g. using tachometer
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K21/00—Details of pulse counters or frequency dividers
- H03K21/02—Input circuits
- H03K21/026—Input circuits comprising logic circuits
Landscapes
- Indexing, Searching, Synchronizing, And The Amount Of Synchronization Travel Of Record Carriers (AREA)
- Television Signal Processing For Recording (AREA)
Description
本発明は、ビデオテープレコーダ等におけるテ
ープの走行位置を検出表示するテープカウンタ用
のカウンタクロツク信号発生回路に関する。 一般に、ビデオテープレコーダ等のテープ走行
装置においては、走行されるテープの残量、走行
量あるいは現在位置等を検出表示する機能を備え
る必要があり、特にビデオテープレコーダにおい
てビデオプログラムを自動編集するような場合に
はテープの現在位置を正確に検出表示する必要が
ある。 従来より、テープ走行装置で走行されるテープ
の位置を検出するには、テープの走行に追従して
回転するローラから送出されるカウントパルスを
計数して相対的な位置を検出するメカニカルカウ
ンタローラを用いるようにした検出手段や、テー
プに記録されたコントロール信号をカウントパル
スとして計数して相対的な位置を検出するように
した検出手段、あるいは、予めテープに記録した
タイムコードを再生して絶対番地にて位置検出を
行う検出手段等が用いられている。 ところで、上記メカニカルカウンタローラを用
いた検出手段では、フレーム周期に同期したビデ
オ信号をテープに記録した場合に、上記フレーム
に対応したテープ位置の検出表示を行うことが困
難である。また、コントロール信号を用いた検出
手段では、テープスピードが遅くなつた場合に該
コントロール信号の再生レベルが低下するので、
該コントロール信号を正しく計数することが困難
になつてしまう。さらに、上記の各検出手段にお
けるクロツク信号を計数するための計数回路は、
一般的に、テープの走行方向を反転した際にミス
カウントを生じ易い。そして、上記タイムコード
を用いた検出手段では、タイムコードの記録再生
のために複雑な構成の信号処理装置を必要とし、
高価な製品にならざるを得ない。 そこで、本発明は、上述の如き従来の各種テー
プ位置検出手段における問題点に鑑み、テープ走
行方向の反転時に不要パルス信号を発生すること
なく、且つ、テープ走行スピードが変化しても各
フレームに正確に対応したテープ位置を示すカウ
ンタパルスを発生するような新規な構成のテープ
カウンタ用のカウンタクロツク信号発生回路を提
供するものである。 以下、本発明について一実施例を示す図面に従
い詳細に説明する。 第１図は、本発明に係るカウンタクロツク信号
発生回路の一実施例の原理的な構成を示すブロツ
ク図である。 このクロツク信号発生回路１０において、第１
および第２の信号入力端子１０ａ，１０ｂには、
図示しないビデオテープレコーダに設けられてい
るメカニカルカウンタローラより得られる互いに
位相が90゜ずれた第２図Ａおよび２図Ｂに示すよ
うなカウンタクロツク信号φa，φbが供給され、
第３の信号入力端子１０ｃには、上記ビデオテー
プレコーダにおいて得られる第２図Ｃに示すよう
なコントロール信号CTLが供給されているもの
とする。 なお、上記各カウンタクロツク信号φa，φbは、
テープ走行スピードに応じた繰り返し周波数にて
ビデオテープレコーダから出力される。また、上
記コントロール信号CTLは、ビデオテープレコ
ーダにおいて記録再生されるビデオ信号の１フイ
ールド毎に同期して出力される。 上記各カウンタクロツク信号φa，φbは、上記
第１および第２の信号入力端子１０ａ，１０ｂを
介して、クロツク信号発生器１および方向検出器
２に供給される。上記クロツク信号発生器１は、
上記各カウンタクロツク信号φa，φbの各エツジ
を検出して、第２図Ｄに示すように、該カウンタ
クロツク信号の繰り返し周波数の４倍の周波数の
クロツク信号φCKを作り出す。また、上記方向検
出器２は、上記各カウンタクロツク信号φa，φb
の位相状態を比較判別することによつてテープの
走行方向を検出し、第２図Ｅに示すように、テー
プが順方向走行されている場合には論理「１」と
なり、テープが逆方向走行されている場合には論
理「０」なる方向検出信号SDを出力する。さら
に、上記第３の信号入力端子１０ｃを介して供給
される上記コントロール信号CTLは、エツジ選
択器３によつて、各前縁あるいは後縁が選択的に
取り出され、第２図Ｆに示すような各微分パルス
信号DCTLがロード信号として４進可逆カウンタ４
のロード入力端子に供給される。 なお、上記エツジ選択器３の動作は、上記方向
検出器２からの方向検出信号SDの論理値にて制御
されている。 上記４進可逆カウンタ４は、そのクロツク入力
端子に上記クロツク信号発生器１からのクロツク
信号φCKが供給されているとともに、その動作制
御入端子に上記方向検出器２からの方向検出信号
SDが供給されており、さらに、そのプリセツト入
力端子に上記方向検出信号SDがインバータ５を介
して供給されている。この４進可逆カウンタ４
は、上記エツジ選択器３を介して供給されるコン
トロール信号CTLのエツジ毎に、上記方向検出
器２からの方向検出信号SDが上記インバータ５を
介して供給される上記プリセツト入力端子に与え
られるデータがプリセツトされるとともに、上記
動作制御入端子に与えられる上記方向検出信号SD
によりテープ走行方向に応じて加算動作あるいは
減算動作を行うようになつている。 すなわち、上記４進可逆カウンタ４は、テープ
が順方向走行されている場合には、上記方向検出
器２からの論理「１」なる方向検出信号SDによ
り、上記クロツク信号φCKについて４進加算動作
を行うように動作制御されるとともに、上記論理
「１」なる方向検出信号SDが上記インバータ５を
介して供給されているプリセツト入力端子に与え
られる論理「０」、「０」なるプリセツト入力信号
にて数値
ープの走行位置を検出表示するテープカウンタ用
のカウンタクロツク信号発生回路に関する。 一般に、ビデオテープレコーダ等のテープ走行
装置においては、走行されるテープの残量、走行
量あるいは現在位置等を検出表示する機能を備え
る必要があり、特にビデオテープレコーダにおい
てビデオプログラムを自動編集するような場合に
はテープの現在位置を正確に検出表示する必要が
ある。 従来より、テープ走行装置で走行されるテープ
の位置を検出するには、テープの走行に追従して
回転するローラから送出されるカウントパルスを
計数して相対的な位置を検出するメカニカルカウ
ンタローラを用いるようにした検出手段や、テー
プに記録されたコントロール信号をカウントパル
スとして計数して相対的な位置を検出するように
した検出手段、あるいは、予めテープに記録した
タイムコードを再生して絶対番地にて位置検出を
行う検出手段等が用いられている。 ところで、上記メカニカルカウンタローラを用
いた検出手段では、フレーム周期に同期したビデ
オ信号をテープに記録した場合に、上記フレーム
に対応したテープ位置の検出表示を行うことが困
難である。また、コントロール信号を用いた検出
手段では、テープスピードが遅くなつた場合に該
コントロール信号の再生レベルが低下するので、
該コントロール信号を正しく計数することが困難
になつてしまう。さらに、上記の各検出手段にお
けるクロツク信号を計数するための計数回路は、
一般的に、テープの走行方向を反転した際にミス
カウントを生じ易い。そして、上記タイムコード
を用いた検出手段では、タイムコードの記録再生
のために複雑な構成の信号処理装置を必要とし、
高価な製品にならざるを得ない。 そこで、本発明は、上述の如き従来の各種テー
プ位置検出手段における問題点に鑑み、テープ走
行方向の反転時に不要パルス信号を発生すること
なく、且つ、テープ走行スピードが変化しても各
フレームに正確に対応したテープ位置を示すカウ
ンタパルスを発生するような新規な構成のテープ
カウンタ用のカウンタクロツク信号発生回路を提
供するものである。 以下、本発明について一実施例を示す図面に従
い詳細に説明する。 第１図は、本発明に係るカウンタクロツク信号
発生回路の一実施例の原理的な構成を示すブロツ
ク図である。 このクロツク信号発生回路１０において、第１
および第２の信号入力端子１０ａ，１０ｂには、
図示しないビデオテープレコーダに設けられてい
るメカニカルカウンタローラより得られる互いに
位相が90゜ずれた第２図Ａおよび２図Ｂに示すよ
うなカウンタクロツク信号φa，φbが供給され、
第３の信号入力端子１０ｃには、上記ビデオテー
プレコーダにおいて得られる第２図Ｃに示すよう
なコントロール信号CTLが供給されているもの
とする。 なお、上記各カウンタクロツク信号φa，φbは、
テープ走行スピードに応じた繰り返し周波数にて
ビデオテープレコーダから出力される。また、上
記コントロール信号CTLは、ビデオテープレコ
ーダにおいて記録再生されるビデオ信号の１フイ
ールド毎に同期して出力される。 上記各カウンタクロツク信号φa，φbは、上記
第１および第２の信号入力端子１０ａ，１０ｂを
介して、クロツク信号発生器１および方向検出器
２に供給される。上記クロツク信号発生器１は、
上記各カウンタクロツク信号φa，φbの各エツジ
を検出して、第２図Ｄに示すように、該カウンタ
クロツク信号の繰り返し周波数の４倍の周波数の
クロツク信号φCKを作り出す。また、上記方向検
出器２は、上記各カウンタクロツク信号φa，φb
の位相状態を比較判別することによつてテープの
走行方向を検出し、第２図Ｅに示すように、テー
プが順方向走行されている場合には論理「１」と
なり、テープが逆方向走行されている場合には論
理「０」なる方向検出信号SDを出力する。さら
に、上記第３の信号入力端子１０ｃを介して供給
される上記コントロール信号CTLは、エツジ選
択器３によつて、各前縁あるいは後縁が選択的に
取り出され、第２図Ｆに示すような各微分パルス
信号DCTLがロード信号として４進可逆カウンタ４
のロード入力端子に供給される。 なお、上記エツジ選択器３の動作は、上記方向
検出器２からの方向検出信号SDの論理値にて制御
されている。 上記４進可逆カウンタ４は、そのクロツク入力
端子に上記クロツク信号発生器１からのクロツク
信号φCKが供給されているとともに、その動作制
御入端子に上記方向検出器２からの方向検出信号
SDが供給されており、さらに、そのプリセツト入
力端子に上記方向検出信号SDがインバータ５を介
して供給されている。この４進可逆カウンタ４
は、上記エツジ選択器３を介して供給されるコン
トロール信号CTLのエツジ毎に、上記方向検出
器２からの方向検出信号SDが上記インバータ５を
介して供給される上記プリセツト入力端子に与え
られるデータがプリセツトされるとともに、上記
動作制御入端子に与えられる上記方向検出信号SD
によりテープ走行方向に応じて加算動作あるいは
減算動作を行うようになつている。 すなわち、上記４進可逆カウンタ４は、テープ
が順方向走行されている場合には、上記方向検出
器２からの論理「１」なる方向検出信号SDによ
り、上記クロツク信号φCKについて４進加算動作
を行うように動作制御されるとともに、上記論理
「１」なる方向検出信号SDが上記インバータ５を
介して供給されているプリセツト入力端子に与え
られる論理「０」、「０」なるプリセツト入力信号
にて数値
〔０〕なるデータが上記コントロール信
号CTLのエツジのタイミングでプリセツトされ
る。また、テープが逆方向走行されている場合に
は、上記方向検出器２からの論理「０」なる方向
検出信号SDによつて、上記４進可逆カウンタ４
は、上記クロツク信号φCKについて４進減算動作
を行うように動作制御されるとともに、上記プリ
セツト入力端子に与えられる論理「１」、「１」な
るプリセツト入力信号にて数値〔３〕なるデータ
が上記コントロール信号CTLのエツジのタイミ
ングでプリセツトされる。 上述のようにテープ走行方向に応じて各データ
号CTLのエツジのタイミングでプリセツトされ
る。また、テープが逆方向走行されている場合に
は、上記方向検出器２からの論理「０」なる方向
検出信号SDによつて、上記４進可逆カウンタ４
は、上記クロツク信号φCKについて４進減算動作
を行うように動作制御されるとともに、上記プリ
セツト入力端子に与えられる論理「１」、「１」な
るプリセツト入力信号にて数値〔３〕なるデータ
が上記コントロール信号CTLのエツジのタイミ
ングでプリセツトされる。 上述のようにテープ走行方向に応じて各データ
〔０〕、〔３〕がプリセツトされる上記４進可逆カ
ウンタ４は、上記クロツク信号φCKを計数する４
進加算動作あるいは４進減算動作を行い、その計
数値に応じて所定の出力信号を出力するように構
成されており、第２図Ｇに示すように、その計数
値が
ウンタ４は、上記クロツク信号φCKを計数する４
進加算動作あるいは４進減算動作を行い、その計
数値に応じて所定の出力信号を出力するように構
成されており、第２図Ｇに示すように、その計数
値が
〔０〕、〔１〕のときに論理「０」、また、計
数値が〔２〕、〔３〕のときに論理「１」となるよ
うな計数出力信号SCNを２相クロツク信号発生器
６に供給する。この２相クロツク信号発生器６か
らは、第２図Ｉおよび第２図Ｊのような２相のカ
ウンタクロツク信号φA，φBが得られる。 すなわち、この実施例においては、テープ走行
方向に応じて、順方向走行時にはコントロール信
号CTLの立上りエツジ毎にデータ
数値が〔２〕、〔３〕のときに論理「１」となるよ
うな計数出力信号SCNを２相クロツク信号発生器
６に供給する。この２相クロツク信号発生器６か
らは、第２図Ｉおよび第２図Ｊのような２相のカ
ウンタクロツク信号φA，φBが得られる。 すなわち、この実施例においては、テープ走行
方向に応じて、順方向走行時にはコントロール信
号CTLの立上りエツジ毎にデータ
〔０〕を４進
可逆カウンタ４にプリセツトし、逆方向走行時に
はコントロール信号CTLの立下りエツジ毎にデ
ータ〔３〕を上記４進可逆カウンタ４にプリセツ
トすることによつて、テープ走行方向の反転によ
る誤差を相殺するとともに、不要パルス信号の発
生を防止し、上記４進可逆カウンタ４からの計数
出力信号SCNに基づいてテープ走行位置を示す擬
似カウンタクロツク信号φA，φBを２相クロツク
信号発生器６より得ている。このようにして得ら
れる擬似カウンタクロツク信号φA，φBは、コン
トロール信号CTLによる位置情報が含まれてい
るので、ビデオ信号のフレーム周期に対応したも
のとなつているばかりでなく、テープ方向スピー
ドが変化してもテープの走行位置に正しく対応し
たものとなつている。 なお、第２図Ｈの仮想線波形図にて示してある
ように、テープ走行方向に拘らず常に４進可逆カ
ウンタ４をデータ
可逆カウンタ４にプリセツトし、逆方向走行時に
はコントロール信号CTLの立下りエツジ毎にデ
ータ〔３〕を上記４進可逆カウンタ４にプリセツ
トすることによつて、テープ走行方向の反転によ
る誤差を相殺するとともに、不要パルス信号の発
生を防止し、上記４進可逆カウンタ４からの計数
出力信号SCNに基づいてテープ走行位置を示す擬
似カウンタクロツク信号φA，φBを２相クロツク
信号発生器６より得ている。このようにして得ら
れる擬似カウンタクロツク信号φA，φBは、コン
トロール信号CTLによる位置情報が含まれてい
るので、ビデオ信号のフレーム周期に対応したも
のとなつているばかりでなく、テープ方向スピー
ドが変化してもテープの走行位置に正しく対応し
たものとなつている。 なお、第２図Ｈの仮想線波形図にて示してある
ように、テープ走行方向に拘らず常に４進可逆カ
ウンタ４をデータ
〔０〕でプリセツトすると、逆
方向走行状態でクロツク信号φCKがコントロール
信号CTLよりも少し先行している場合に、不要
パルスSMが出力されてしまう。そのため、テー
プは、実際に走行した距離以上に走行したように
誤つた位置検出が行われてしまうことになる。 次に、上述の実施例の具体的な回路構成例につ
いて、第３図の回路図を用いて説明する。 第３図に示す具体例において、第１の信号入力
端子１０ａからのカウンタクロツク信号φaは、
第１のＤフリツプフロツプ１１のデータ入力端子
に供給され、第２信号入力端子１０ｂからのカウ
ンタクロツク信号φbは、第２のＤフリツプフロ
ツプ１２のデータ入力端子に供給されている。上
記カウンタクロツク信号φa，φbは、通常の記
録・再生モードにおいて30Hz程度の繰り返し周波
数をもつて図示しないビデオテープレコーダから
出力されるものが用いられている。上記第１のＤ
フリツプフロツプ１１は、その肯定出力信号
DFQ1を第３のＤフリツプフロツプ１３のデータ
入力端子および第１のプログラマブルリードオン
リーメモリ１５の第１のデータ入力端子に供給し
ている。また、上記第２のＤフリツプフロツプ１
２は、その肯定出力信号DFQ2を第４のＤフリツ
プフロツプ１４のデータ入力端子および上記第１
のプログラマブルリードオンリーメモリ１５の第
３のデータ入力端子に供給している。さらに、上
記第３および第４のＤフリツプフロツプ１３，１
４は、各肯定出力信号DFQ3，DFQ4を上記第１
のプログラマブルリードオンリーメモリ１５の第
２および第４のデータ入力端子に供給している。
上記第１ないし第４のＤフリツプフロツプ１１，
１２，１３，１４は、各クロツク入力端子に第４
の信号入力端子１０ｄからの周波数が25KHzのク
ロツク信号CLKが供給されており、9゜の位相差を
有する上記各カウンタクロツク信号φa，φbにつ
いて上記クロツク信号CLKにて同期化を行つて
いる。 そして、上記第１のプログラマブルリードオン
リーメモリ１５は、第１および第２のＤフリツプ
フロツプ１１，１２からの各肯定出力信号
DFQ1，DFQ2と、該肯定出力信号DFQ1，DFQ2
よりも１クロツクだけ遅れた第３および第４のＤ
フリツプフロツプ１３，１４からの各肯定出力信
号DFQ3，DFQ4とについて、第４図に示すよう
なタイムチヤートに従つたデコード動作を行つ
て、上記カウンタクロツク信号φa，φbの繰り返
し周波数の４倍の周波数を有するクロツク信号
φCKを作るとともに、該カウンタクロツク信号
φa，φbの位相状態に応じた方向検出信号SDを作
り出す。上記第１のプログラマブルリードオンリ
ーメモリ１５から得られるクロツク信号φCKおよ
び方向検出信号SDが上述の如く４進可逆カウンタ
４に供給されている。また、上記第１のプログラ
マブルリードオンリーメモリ１５は、その第５の
データ入力端子に上記方向検出信号SDが帰還さ
れ、テープ走行方向に応じたデコード動作状態を
保持するようになつている。 すなわち、上記第１のプログラマブルリードオ
ンリーメモリ１５は、４つの上記肯定出力信号
DFQ1，DFQ2，DFQ3，DFQ4および上記方向検
出信号SDをアドレスデータとして受け取り、その
アドレスデータに基づいて出力をクロツク信号
φCKとして出力するように構成されている。上記
アドレスは、最上位ビツトから最下位ビツトまで
がDFQ3，DFQ4，DFQ1，DFQ2の順で構成され
た４ビツトのデータである。そして、テープが順
方向に走行している時には上アドレスの10進値
（DECODE DECIMAL）が〔１〕、〔７〕、〔８〕、
〔14〕のときに上記第１のプログラマブルリード
オンリーメモリ１５から高レベルの信号（FWD
PULSE）が出力され、また、テープが逆方向に
走行している時には上記アドレスの10進値
（DECODE DECIMAL）が〔２〕、〔４〕、〔11〕、
〔13〕のときに上記第１のプログラマブルリード
オンリーメモリ１５から高レベルの信号（REW
PULESE）が出力され、結果として第４図に示
すクロツク信号φCKが出力されることになる。 また、上記第１のプログラマブルリードオンリ
ーメモリ１５からの方向検出信号SDは、エツジ選
択器３のスイツチング回路１６の制御信号として
用いられている。すなわち、エツジ検出器３は、
第３の信号入力端子１０ｃを介して供給されるコ
ントロール信号CTLの立上りエツジを示す信号
と立下りエツジを示す信号とを上記スイツチング
回路１６を介して上記４進可逆カウンタ４のロー
ド入力端子に選択的に供給している。 上記４進可逆カウンタ４は、上述の如くテープ
が順方向走行状態にある場合にはデータ
方向走行状態でクロツク信号φCKがコントロール
信号CTLよりも少し先行している場合に、不要
パルスSMが出力されてしまう。そのため、テー
プは、実際に走行した距離以上に走行したように
誤つた位置検出が行われてしまうことになる。 次に、上述の実施例の具体的な回路構成例につ
いて、第３図の回路図を用いて説明する。 第３図に示す具体例において、第１の信号入力
端子１０ａからのカウンタクロツク信号φaは、
第１のＤフリツプフロツプ１１のデータ入力端子
に供給され、第２信号入力端子１０ｂからのカウ
ンタクロツク信号φbは、第２のＤフリツプフロ
ツプ１２のデータ入力端子に供給されている。上
記カウンタクロツク信号φa，φbは、通常の記
録・再生モードにおいて30Hz程度の繰り返し周波
数をもつて図示しないビデオテープレコーダから
出力されるものが用いられている。上記第１のＤ
フリツプフロツプ１１は、その肯定出力信号
DFQ1を第３のＤフリツプフロツプ１３のデータ
入力端子および第１のプログラマブルリードオン
リーメモリ１５の第１のデータ入力端子に供給し
ている。また、上記第２のＤフリツプフロツプ１
２は、その肯定出力信号DFQ2を第４のＤフリツ
プフロツプ１４のデータ入力端子および上記第１
のプログラマブルリードオンリーメモリ１５の第
３のデータ入力端子に供給している。さらに、上
記第３および第４のＤフリツプフロツプ１３，１
４は、各肯定出力信号DFQ3，DFQ4を上記第１
のプログラマブルリードオンリーメモリ１５の第
２および第４のデータ入力端子に供給している。
上記第１ないし第４のＤフリツプフロツプ１１，
１２，１３，１４は、各クロツク入力端子に第４
の信号入力端子１０ｄからの周波数が25KHzのク
ロツク信号CLKが供給されており、9゜の位相差を
有する上記各カウンタクロツク信号φa，φbにつ
いて上記クロツク信号CLKにて同期化を行つて
いる。 そして、上記第１のプログラマブルリードオン
リーメモリ１５は、第１および第２のＤフリツプ
フロツプ１１，１２からの各肯定出力信号
DFQ1，DFQ2と、該肯定出力信号DFQ1，DFQ2
よりも１クロツクだけ遅れた第３および第４のＤ
フリツプフロツプ１３，１４からの各肯定出力信
号DFQ3，DFQ4とについて、第４図に示すよう
なタイムチヤートに従つたデコード動作を行つ
て、上記カウンタクロツク信号φa，φbの繰り返
し周波数の４倍の周波数を有するクロツク信号
φCKを作るとともに、該カウンタクロツク信号
φa，φbの位相状態に応じた方向検出信号SDを作
り出す。上記第１のプログラマブルリードオンリ
ーメモリ１５から得られるクロツク信号φCKおよ
び方向検出信号SDが上述の如く４進可逆カウンタ
４に供給されている。また、上記第１のプログラ
マブルリードオンリーメモリ１５は、その第５の
データ入力端子に上記方向検出信号SDが帰還さ
れ、テープ走行方向に応じたデコード動作状態を
保持するようになつている。 すなわち、上記第１のプログラマブルリードオ
ンリーメモリ１５は、４つの上記肯定出力信号
DFQ1，DFQ2，DFQ3，DFQ4および上記方向検
出信号SDをアドレスデータとして受け取り、その
アドレスデータに基づいて出力をクロツク信号
φCKとして出力するように構成されている。上記
アドレスは、最上位ビツトから最下位ビツトまで
がDFQ3，DFQ4，DFQ1，DFQ2の順で構成され
た４ビツトのデータである。そして、テープが順
方向に走行している時には上アドレスの10進値
（DECODE DECIMAL）が〔１〕、〔７〕、〔８〕、
〔14〕のときに上記第１のプログラマブルリード
オンリーメモリ１５から高レベルの信号（FWD
PULSE）が出力され、また、テープが逆方向に
走行している時には上記アドレスの10進値
（DECODE DECIMAL）が〔２〕、〔４〕、〔11〕、
〔13〕のときに上記第１のプログラマブルリード
オンリーメモリ１５から高レベルの信号（REW
PULESE）が出力され、結果として第４図に示
すクロツク信号φCKが出力されることになる。 また、上記第１のプログラマブルリードオンリ
ーメモリ１５からの方向検出信号SDは、エツジ選
択器３のスイツチング回路１６の制御信号として
用いられている。すなわち、エツジ検出器３は、
第３の信号入力端子１０ｃを介して供給されるコ
ントロール信号CTLの立上りエツジを示す信号
と立下りエツジを示す信号とを上記スイツチング
回路１６を介して上記４進可逆カウンタ４のロー
ド入力端子に選択的に供給している。 上記４進可逆カウンタ４は、上述の如くテープ
が順方向走行状態にある場合にはデータ
〔０〕が
上記コントロール信号CTL毎にプリセツトされ
た状態で４進の加算動作を行い、テープが逆方向
走行状態にある場合にはデータ〔３〕が上記コン
トロール信号CTL毎にプリセツトされた状態で
４進の減算動作を行つている。この４進可逆カウ
ンタ４からの計数出力信号SCNは、第５のＤフリ
ツプフロツプ１７のデータ入力端子に供給されて
いる。上記第５のＤフリツプフロツプ１７、その
肯定出力信号DFQ5を第６のＤフリツプフロツプ
１８のデータ入力端子に供給するとともに、第２
のプログラマブルリードオンリーメモリ２０の第
５のデータ入力端子に供給している。さらに、上
記第６のＤフリツプフロツプ１８は、その肯定出
力信号DFQ6を上記第２のプログラマブルリード
オンリーメモリ２０の第６のデータ入力端子に供
給している。上記第５および第６のＤフリツプフ
ロツプ１７，１８は、上記第４の信号入力端子１
０ｄからの25KHzのクロツク信号CLKによつてト
リガーされて各データ入力端子の論理状態に応じ
た反転動作を行い、第５のＤフリツプフロツプ１
７からの肯定出力信号DFQ5よりも１クロツクだ
け遅れた肯定出力信号DFQ6を第６のＤフリツプ
フロツプ１８から出力している。 上記第２のプログラマブルリードオンリーメモ
リ２０は、その第１ないし第４のデータ入力端子
に、上記第４の信号入力端子１０ｄからの25KHz
のクロツク信号CLKを計数する16進加算カウン
タ１９からの４ビツト計数出力信号QA，QR，QC，
QDがパラレルロードされるとともに、その第７
のデータ入力端子に、上記第１のプログラマブル
リードオンリーメモリ１５からの方向検出信号SD
が供給されており、各データ入力信号に基づいて
第５図に示すタイムチヤートに従つたデコード動
作を行つている。 すなわち、この第２のプログラマブルリードオ
ンリーメモリ２０は、上記第５および第６のＤフ
リツプフロツプ１７，１８からの１クロツクだけ
ずれた各肯定出力信号DFQ5，DFQ6について、
上記方向検出信号SDの論理値（すなわちテープ走
行方向）に基づき、順方向走行（FWD）時には
上記各肯定出力信号DFQ5，DFQ6の立上りエツ
ジ側を、また逆方向走行（REW）時には上記各
肯定出力信号DFQ5，DFQ6の立下りエツジをそ
れぞれ選択したリセツト信号SRを上記上記16進加
算カウンタ１９のリセツト入力端子に供給する。
上記16進加算カウンタ１９は、上記リセツト信号
SRによつて「０」にリセツトされると25KHzのク
ロツク信号CLKの計数動作を開始する。そして、
上記方向検出信号SDの論理値「１」で示される順
方向走行（FWD）時に、上記第２のプログラマ
ブルリードオンリーメモリ２０は、２相の擬似カ
ウンタクロツク信号φA，φBとして上記16進加算
カウンタ１９の計数値が〔１〕〜〔８〕までの間
論理〔１〕となるカウンタクロツク信号φBと、
上記計数値が〔５〕〜〔12〕までの間論理〔１〕
となるカウンタクロツク信号φAを出力する。 また、上記方向検出信号SDの論理値「０」にて
示される逆方向走行（REW）時に、上記第２の
プログラマブルリードオンリーメモリ２０は、２
相の擬似カウンタクロツク信号φA，φBとして上
記16進加算カウンタ１９の計数値が〔１〕〜
〔８〕までの間論理〔１〕となるカウンタクロツ
ク信号φAと、上記計数値が〔５〕〜〔12〕まで
の間論理〔１〕となるカウンタクロツク信号φR
を出力する。 さらに、上記第２のプログラマブルリードオン
リーメモリ２０は、上記16進加算カウンタ１９が
25KHzのクロツク信号CLKを15個計数し、上記計
数値がフルスケール〔Ｆ〕になるとカウント停止
信号SENを上記16進加算カウンタ１９に供給して
計数動作を停止させる。 以上の動作により上記第２のプログラマブルリ
ードオンリーメモリ２０は、上記16進加算カウン
タ１９からの４ビツトの計数出力信号QA，QB，
QC，QDと上記方向検出信号SDとから２相の擬似
カウンタクロツク信号φA，φBを作り出す。 上述の如き構成の実施例では、テープの走行方
向に応じて、テープが順方向走行状態にあるとき
にはコントロール信号CTLの立上りエツジ信号
によりデータ
上記コントロール信号CTL毎にプリセツトされ
た状態で４進の加算動作を行い、テープが逆方向
走行状態にある場合にはデータ〔３〕が上記コン
トロール信号CTL毎にプリセツトされた状態で
４進の減算動作を行つている。この４進可逆カウ
ンタ４からの計数出力信号SCNは、第５のＤフリ
ツプフロツプ１７のデータ入力端子に供給されて
いる。上記第５のＤフリツプフロツプ１７、その
肯定出力信号DFQ5を第６のＤフリツプフロツプ
１８のデータ入力端子に供給するとともに、第２
のプログラマブルリードオンリーメモリ２０の第
５のデータ入力端子に供給している。さらに、上
記第６のＤフリツプフロツプ１８は、その肯定出
力信号DFQ6を上記第２のプログラマブルリード
オンリーメモリ２０の第６のデータ入力端子に供
給している。上記第５および第６のＤフリツプフ
ロツプ１７，１８は、上記第４の信号入力端子１
０ｄからの25KHzのクロツク信号CLKによつてト
リガーされて各データ入力端子の論理状態に応じ
た反転動作を行い、第５のＤフリツプフロツプ１
７からの肯定出力信号DFQ5よりも１クロツクだ
け遅れた肯定出力信号DFQ6を第６のＤフリツプ
フロツプ１８から出力している。 上記第２のプログラマブルリードオンリーメモ
リ２０は、その第１ないし第４のデータ入力端子
に、上記第４の信号入力端子１０ｄからの25KHz
のクロツク信号CLKを計数する16進加算カウン
タ１９からの４ビツト計数出力信号QA，QR，QC，
QDがパラレルロードされるとともに、その第７
のデータ入力端子に、上記第１のプログラマブル
リードオンリーメモリ１５からの方向検出信号SD
が供給されており、各データ入力信号に基づいて
第５図に示すタイムチヤートに従つたデコード動
作を行つている。 すなわち、この第２のプログラマブルリードオ
ンリーメモリ２０は、上記第５および第６のＤフ
リツプフロツプ１７，１８からの１クロツクだけ
ずれた各肯定出力信号DFQ5，DFQ6について、
上記方向検出信号SDの論理値（すなわちテープ走
行方向）に基づき、順方向走行（FWD）時には
上記各肯定出力信号DFQ5，DFQ6の立上りエツ
ジ側を、また逆方向走行（REW）時には上記各
肯定出力信号DFQ5，DFQ6の立下りエツジをそ
れぞれ選択したリセツト信号SRを上記上記16進加
算カウンタ１９のリセツト入力端子に供給する。
上記16進加算カウンタ１９は、上記リセツト信号
SRによつて「０」にリセツトされると25KHzのク
ロツク信号CLKの計数動作を開始する。そして、
上記方向検出信号SDの論理値「１」で示される順
方向走行（FWD）時に、上記第２のプログラマ
ブルリードオンリーメモリ２０は、２相の擬似カ
ウンタクロツク信号φA，φBとして上記16進加算
カウンタ１９の計数値が〔１〕〜〔８〕までの間
論理〔１〕となるカウンタクロツク信号φBと、
上記計数値が〔５〕〜〔12〕までの間論理〔１〕
となるカウンタクロツク信号φAを出力する。 また、上記方向検出信号SDの論理値「０」にて
示される逆方向走行（REW）時に、上記第２の
プログラマブルリードオンリーメモリ２０は、２
相の擬似カウンタクロツク信号φA，φBとして上
記16進加算カウンタ１９の計数値が〔１〕〜
〔８〕までの間論理〔１〕となるカウンタクロツ
ク信号φAと、上記計数値が〔５〕〜〔12〕まで
の間論理〔１〕となるカウンタクロツク信号φR
を出力する。 さらに、上記第２のプログラマブルリードオン
リーメモリ２０は、上記16進加算カウンタ１９が
25KHzのクロツク信号CLKを15個計数し、上記計
数値がフルスケール〔Ｆ〕になるとカウント停止
信号SENを上記16進加算カウンタ１９に供給して
計数動作を停止させる。 以上の動作により上記第２のプログラマブルリ
ードオンリーメモリ２０は、上記16進加算カウン
タ１９からの４ビツトの計数出力信号QA，QB，
QC，QDと上記方向検出信号SDとから２相の擬似
カウンタクロツク信号φA，φBを作り出す。 上述の如き構成の実施例では、テープの走行方
向に応じて、テープが順方向走行状態にあるとき
にはコントロール信号CTLの立上りエツジ信号
によりデータ
〔０〕を４進可逆カウンタ４にプリ
セツトし、テープが逆方向走行状態にあるときに
はコントロール信号CTLの立下りエツジ信号に
よりデータ〔３〕をプリセツトしているので、上
述の如き不要パルスSMを発生することなく、誤
差の蓄積を防止して、走行中のテープの現在位置
を正確に示すとともに、フレーム周期に対応した
カウンタのクロツク信号φA，φBを２相クロツク
信号発生器６から得ることができる。 なお、上述の実施例のカウンタクロツク発生回
路は、一般的なビデオテープレコーダに備えられ
ているメカニカルカウンタローラからのカウンタ
クロツク信号φa，φbから、テープ走行方向の反
転時における誤差を相殺するようにした上記カウ
ンタクロツク信号φa，φbに対応する擬似カウン
タクロツク信号φA，φBを発生するようになつて
いるので、上記ビデオテープレコーダのアダプタ
として用いることができる。 上述のように、本発明によれば、テープの走行
に応じた２相のカウンタクロツク信号から上記テ
ープの走行方向を検出する方向検出手段と、上記
カウンタクロツク信号に基づいて該カウンタクロ
ツク信号の４倍の周波数のクロツク信号を発生す
る手段と、上記方向検出手段による検出出力にて
示される上記テープの走行方向に応じて加算動作
状態および減算動作状態が切り換えられるととも
に、上記テープに記録されているコントロール信
号の再生タイミングで、上記加算動作状態ではデ
ータ
セツトし、テープが逆方向走行状態にあるときに
はコントロール信号CTLの立下りエツジ信号に
よりデータ〔３〕をプリセツトしているので、上
述の如き不要パルスSMを発生することなく、誤
差の蓄積を防止して、走行中のテープの現在位置
を正確に示すとともに、フレーム周期に対応した
カウンタのクロツク信号φA，φBを２相クロツク
信号発生器６から得ることができる。 なお、上述の実施例のカウンタクロツク発生回
路は、一般的なビデオテープレコーダに備えられ
ているメカニカルカウンタローラからのカウンタ
クロツク信号φa，φbから、テープ走行方向の反
転時における誤差を相殺するようにした上記カウ
ンタクロツク信号φa，φbに対応する擬似カウン
タクロツク信号φA，φBを発生するようになつて
いるので、上記ビデオテープレコーダのアダプタ
として用いることができる。 上述のように、本発明によれば、テープの走行
に応じた２相のカウンタクロツク信号から上記テ
ープの走行方向を検出する方向検出手段と、上記
カウンタクロツク信号に基づいて該カウンタクロ
ツク信号の４倍の周波数のクロツク信号を発生す
る手段と、上記方向検出手段による検出出力にて
示される上記テープの走行方向に応じて加算動作
状態および減算動作状態が切り換えられるととも
に、上記テープに記録されているコントロール信
号の再生タイミングで、上記加算動作状態ではデ
ータ
〔０〕が、上記減算動作状態ではデータ
〔３〕がそれぞれプリセツトされ、上記クロツク
信号を計数する４進可逆カウンタと、上記４進可
逆カウンタの計数出力および上記方向検出手段の
検出出力に基づいて２相の擬似カウンタクロツク
信号を発生する２相クロツク信号発生手段とを備
え、上記テープの走行に応じた２相のカウンタク
ロツク信号に対応する２相の擬似カウンタクロツ
ク信号を上記２相クロツク信号発生手段から出力
するようにしたを特徴とすることによつて、テー
プ走行の反転による誤差の発生を防止するととも
に、テープ走行スピードの変化にも十分に追従し
てビデオ信号のフレーム周期に対応したテープ位
置を正確に示す擬似カウンタパルスを発生するこ
とのできるテープカウンタ用のカウンタクロツク
信号発生回路を提供することができる。
〔３〕がそれぞれプリセツトされ、上記クロツク
信号を計数する４進可逆カウンタと、上記４進可
逆カウンタの計数出力および上記方向検出手段の
検出出力に基づいて２相の擬似カウンタクロツク
信号を発生する２相クロツク信号発生手段とを備
え、上記テープの走行に応じた２相のカウンタク
ロツク信号に対応する２相の擬似カウンタクロツ
ク信号を上記２相クロツク信号発生手段から出力
するようにしたを特徴とすることによつて、テー
プ走行の反転による誤差の発生を防止するととも
に、テープ走行スピードの変化にも十分に追従し
てビデオ信号のフレーム周期に対応したテープ位
置を正確に示す擬似カウンタパルスを発生するこ
とのできるテープカウンタ用のカウンタクロツク
信号発生回路を提供することができる。
第１図は本発明に係るカウンタクロツク信号発
生回路の一実施例の原理的な構成を示すブロツク
図であり、第２図は上記実施例の動作を説明する
ためのタイムチヤートであり、第３図は上記実施
例の具体的な構成例を示す回路図であり、第４図
は上記構成例に用いられている第１のプログラマ
ブルリードオンリーメモリの動作を示すタイムチ
ヤートであり、第５図は同じく第２のプログラマ
ブルリードオンリーメモリの動作を示すタイムチ
ヤートである。 １……４倍クロツク信号発生器、２……テープ
走行方向検出器、３……コントロール信号エツジ
選択器、４……４進可逆カウンタ、６……２相ク
ロツク信号発生器、１１〜１４，１７，１８……
Ｄフリツプフロツプ、１５，２０……プログラマ
ブルリードオンリーメモリ、１６……スイツチン
グ回路、１９……16進加算カウンタ。
生回路の一実施例の原理的な構成を示すブロツク
図であり、第２図は上記実施例の動作を説明する
ためのタイムチヤートであり、第３図は上記実施
例の具体的な構成例を示す回路図であり、第４図
は上記構成例に用いられている第１のプログラマ
ブルリードオンリーメモリの動作を示すタイムチ
ヤートであり、第５図は同じく第２のプログラマ
ブルリードオンリーメモリの動作を示すタイムチ
ヤートである。 １……４倍クロツク信号発生器、２……テープ
走行方向検出器、３……コントロール信号エツジ
選択器、４……４進可逆カウンタ、６……２相ク
ロツク信号発生器、１１〜１４，１７，１８……
Ｄフリツプフロツプ、１５，２０……プログラマ
ブルリードオンリーメモリ、１６……スイツチン
グ回路、１９……16進加算カウンタ。
Claims (1)
- 【特許請求の範囲】 １ テープの走行に応じた２相のカウンタクロツ
ク信号から上記テープの走行方向を検出する方向
検出手段と、 上記カウンタクロツク信号に基づいて該カウン
タクロツク信号の４倍の周波数のクロツク信号を
発生する手段と、 上記方向検出手段による検出出力にて示される
上記テープの走行方向に応じて加算動作状態およ
び減算動作状態が切り換えられるとともに、上記
テープに記録されているコントロール信号の再生
タイミングで、上記加算動作状態ではデータ
〔０〕が、上記減算動作状態ではデータ〔３〕が
それぞれプリセツトされ、上記クロツク信号を計
数する４進可逆カウンタと、 上記４進可逆カウンタの計数出力および上記方
向検出手段の検出出力に基づいて２相の擬似カウ
ンタクロツク信号を発生する２相クロツク信号発
生手段とを備え、 上記テープの走行に応じた２相のカウンタクロ
ツク信号に対応する２相の擬似カウンタクロツク
信号を上記２相クロツク信号発生手段から出力す
るようにしたことを特徴とするテープカウンタ用
のカウンタクロツク信号発生回路。
Priority Applications (9)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15340679A JPS5677960A (en) | 1979-11-27 | 1979-11-27 | Generating circuit of counter clock signal for tape counter |
| AU64508/80A AU529529B2 (en) | 1979-11-27 | 1980-11-19 | Video tape recorder time counting clock generator |
| US06/208,433 US4363048A (en) | 1979-11-27 | 1980-11-19 | Time counting clock generator |
| GB8037314A GB2064185B (en) | 1979-11-27 | 1980-11-20 | Tape position indicators |
| CA000365345A CA1152210A (en) | 1979-11-27 | 1980-11-24 | Time counting clock generator |
| DE19803044541 DE3044541A1 (de) | 1979-11-27 | 1980-11-26 | "zaehltaktgeber fuer videobandgeraete o.dgl." |
| FR8025199A FR2470505A1 (fr) | 1979-11-27 | 1980-11-27 | Generateur de cadence de comptage de temps |
| AT0580580A AT389787B (de) | 1979-11-27 | 1980-11-27 | Zeitzaehltaktgenerator |
| NL8006475A NL8006475A (nl) | 1979-11-27 | 1980-11-27 | Telklokimpulsopwekschakeling. |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15340679A JPS5677960A (en) | 1979-11-27 | 1979-11-27 | Generating circuit of counter clock signal for tape counter |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5677960A JPS5677960A (en) | 1981-06-26 |
| JPS635832B2 true JPS635832B2 (ja) | 1988-02-05 |
Family
ID=15561786
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP15340679A Granted JPS5677960A (en) | 1979-11-27 | 1979-11-27 | Generating circuit of counter clock signal for tape counter |
Country Status (9)
| Country | Link |
|---|---|
| US (1) | US4363048A (ja) |
| JP (1) | JPS5677960A (ja) |
| AT (1) | AT389787B (ja) |
| AU (1) | AU529529B2 (ja) |
| CA (1) | CA1152210A (ja) |
| DE (1) | DE3044541A1 (ja) |
| FR (1) | FR2470505A1 (ja) |
| GB (1) | GB2064185B (ja) |
| NL (1) | NL8006475A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3015195U (ja) * | 1995-02-27 | 1995-08-29 | 純一 首藤 | 収納自在な棚 |
Families Citing this family (18)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS57121380A (en) * | 1981-01-22 | 1982-07-28 | Sony Corp | Editing device |
| JPS57123578A (en) * | 1981-01-22 | 1982-08-02 | Sony Corp | Error correcting circuit for drive data |
| DE3129186C2 (de) | 1981-07-24 | 1986-04-24 | EUROSIL electronic GmbH, 8057 Eching | Anordnung zur Abgabe impulsförmiger Signale |
| US4644436A (en) * | 1982-05-19 | 1987-02-17 | Tokyo Shibaura Denki Kabushiki Kaisha | Apparatus for determining the type and remaining capacity of a tape |
| US4473853A (en) * | 1982-07-28 | 1984-09-25 | Sony Corporation | Controller for a videotape recorder, and a method therefor |
| JPS5942681A (ja) * | 1982-09-02 | 1984-03-09 | Mitsubishi Electric Corp | テ−プ量表示装置 |
| JPS5975476A (ja) * | 1982-10-22 | 1984-04-28 | Nec Corp | 磁気テ−プ時間計数装置 |
| JPS60115038A (ja) * | 1983-11-26 | 1985-06-21 | Mitsubishi Electric Corp | 磁気録画再生装置 |
| GB8421378D0 (en) * | 1984-08-23 | 1984-09-26 | British Broadcasting Corp | Variable speed replay |
| US4692819A (en) * | 1984-08-31 | 1987-09-08 | Ampex Corporation | Method and apparatus for controlling the position of a transported web |
| US5060086A (en) * | 1986-12-29 | 1991-10-22 | W. Steenbeck & Co. (Gmbh & Co.) | Apparatus for assembling of video tapes |
| US4815013A (en) * | 1987-07-30 | 1989-03-21 | Universal Recording Corporation | Variable speed film transport interlock system and method using same |
| US4933881A (en) * | 1987-07-30 | 1990-06-12 | Universal Recording Corporation | Variable speed film transport interlock system |
| US5724203A (en) * | 1991-08-19 | 1998-03-03 | Index Systems, Inc. | Method and apparatus for determining addresses in time along a recording tape |
| US5457581A (en) * | 1992-04-10 | 1995-10-10 | Ampex Corporation | Timing recovery on longitudinal magnetic tape record channels based on capstan velocity feed forward |
| DE19528955A1 (de) * | 1995-08-07 | 1997-02-13 | Thomson Brandt Gmbh | Korrektur der Bandzähleinrichtung eines Recorders |
| KR100215763B1 (ko) * | 1995-09-07 | 1999-08-16 | 윤종용 | 저속주행시의테이프위치감지방법 |
| NL1014526C2 (nl) | 2000-02-29 | 2001-08-30 | N2It Dev B V I O | Schijf te gebruiken in een inrichting voor signaalbewerking, alsmede een dergelijke inrichting. |
Family Cites Families (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3681523A (en) * | 1970-08-13 | 1972-08-01 | Ampex | Transport controller |
| US4037260A (en) * | 1976-03-19 | 1977-07-19 | Ampex Corporation | Tape timer error corrector circuit for tape recorder/reproducers |
| JPS5830660B2 (ja) * | 1976-07-05 | 1983-06-30 | ソニー株式会社 | 磁気再生装置 |
| JPS599980B2 (ja) * | 1976-09-15 | 1984-03-06 | ソニー株式会社 | 磁気再生装置 |
| US4157488A (en) * | 1977-04-05 | 1979-06-05 | Burroughs Corporation | Apparatus and method for controlling a tape drive to maintain a substantially constant linear tape velocity |
| US4146910A (en) * | 1977-04-21 | 1979-03-27 | Sycor, Inc. | Combined speed control and sectoring index for disc recorders and the like |
| US4140896A (en) * | 1977-04-29 | 1979-02-20 | Ampex Corporation | Electronic digital tape timer |
| JPS5474405A (en) * | 1977-11-25 | 1979-06-14 | Olympus Optical Co Ltd | Automatic stopper for tape recorder |
| DE2756610A1 (de) * | 1977-12-19 | 1979-06-21 | Stoeckigt Gerhard Dipl Wirtsch | Anordnung zum auffinden beliebiger positionen auf einem magnetband |
-
1979
- 1979-11-27 JP JP15340679A patent/JPS5677960A/ja active Granted
-
1980
- 1980-11-19 US US06/208,433 patent/US4363048A/en not_active Expired - Lifetime
- 1980-11-19 AU AU64508/80A patent/AU529529B2/en not_active Ceased
- 1980-11-20 GB GB8037314A patent/GB2064185B/en not_active Expired
- 1980-11-24 CA CA000365345A patent/CA1152210A/en not_active Expired
- 1980-11-26 DE DE19803044541 patent/DE3044541A1/de active Granted
- 1980-11-27 NL NL8006475A patent/NL8006475A/nl not_active Application Discontinuation
- 1980-11-27 FR FR8025199A patent/FR2470505A1/fr active Granted
- 1980-11-27 AT AT0580580A patent/AT389787B/de not_active IP Right Cessation
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3015195U (ja) * | 1995-02-27 | 1995-08-29 | 純一 首藤 | 収納自在な棚 |
Also Published As
| Publication number | Publication date |
|---|---|
| NL8006475A (nl) | 1981-07-01 |
| AT389787B (de) | 1990-01-25 |
| AU6450880A (en) | 1981-06-04 |
| JPS5677960A (en) | 1981-06-26 |
| DE3044541A1 (de) | 1981-09-17 |
| FR2470505A1 (fr) | 1981-05-29 |
| CA1152210A (en) | 1983-08-16 |
| US4363048A (en) | 1982-12-07 |
| GB2064185B (en) | 1983-07-20 |
| FR2470505B1 (ja) | 1984-04-27 |
| AU529529B2 (en) | 1983-06-09 |
| ATA580580A (de) | 1989-06-15 |
| DE3044541C2 (ja) | 1989-01-05 |
| GB2064185A (en) | 1981-06-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR960039584A (ko) | 디스크 구동 기록장치의 스핀들모터 구동제어회로 | |
| US4363048A (en) | Time counting clock generator | |
| KR870004633A (ko) | 메모리를 이용한 비디오 테이프 레코더의 저속재생장치 | |
| KR960019219A (ko) | 광디스크용 재생율 제어장치 | |
| JP2919380B2 (ja) | ディスク回転速度制御回路 | |
| KR910002201B1 (ko) | 회전헤드의 각도위치표시신호발생장치 | |
| US4912571A (en) | A memory controlling apparatus for a magnetic recording and reproducing apparatus | |
| EP0432539A2 (en) | Phase locked loop circuit | |
| KR100237259B1 (ko) | 회전 드럼용 제어기 | |
| KR100189886B1 (ko) | 광디스크 시스템에 있어서 스핀들 모터 제어장치 | |
| JP2822511B2 (ja) | フエーズロツクドループ回路 | |
| JP2619239B2 (ja) | 回転ヘッド型記録再生装置 | |
| JPH03711B2 (ja) | ||
| JP2988460B2 (ja) | 磁気ディスク装置 | |
| KR970003061A (ko) | 스핀들모터의 역기전력을 이용한 서보정보검출 동기화장치 | |
| JPH0572678B2 (ja) | ||
| JPH0743885B2 (ja) | デイスク再生装置 | |
| JPH0664863B2 (ja) | タイムコ−ドデ−タ出力回路 | |
| JPH0332152B2 (ja) | ||
| JPH0636257B2 (ja) | 記録再生装置におけるサ−ボ回路 | |
| JPS6362490A (ja) | 水平同期信号検出回路 | |
| KR970050639A (ko) | 디지탈 기록 재생장치 | |
| JPS6142767A (ja) | 再生装置 | |
| JPH0766621B2 (ja) | モ−タ制御回路 | |
| JPH0341683A (ja) | 編集装置 |