JPS6359210A - Ｒｃアクテイブフイルタ - Google Patents
ＲｃアクテイブフイルタInfo
- Publication number
- JPS6359210A JPS6359210A JP20311086A JP20311086A JPS6359210A JP S6359210 A JPS6359210 A JP S6359210A JP 20311086 A JP20311086 A JP 20311086A JP 20311086 A JP20311086 A JP 20311086A JP S6359210 A JPS6359210 A JP S6359210A
- Authority
- JP
- Japan
- Prior art keywords
- resistor
- connection point
- mos
- channel mos
- whose
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000003990 capacitor Substances 0.000 claims description 10
- 230000010354 integration Effects 0.000 abstract description 6
- 230000003247 decreasing effect Effects 0.000 abstract 1
- 238000009792 diffusion process Methods 0.000 abstract 1
- 230000000694 effects Effects 0.000 description 5
- 238000010586 diagram Methods 0.000 description 4
- 239000004065 semiconductor Substances 0.000 description 3
- 239000000758 substrate Substances 0.000 description 2
- 230000007423 decrease Effects 0.000 description 1
Landscapes
- Networks Using Active Elements (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、ＲＣアクティブフィルタに関し、特に、半導
体集積回路におけるＲＣアクティブフィルタに関する。
体集積回路におけるＲＣアクティブフィルタに関する。
本発明は、演算増幅器と正帰還ループを形成する抵抗と
コンデンサとを含むサレン・キー型のＲＣアクティブフ
ィルタにおいて、 上記抵抗として、ＰチャネルＭＯＳ）ランジスタとＮチ
ャネルＭＯＳ）ランジスタの並列接続回路からなるＭＯ
Ｓ抵抗と拡散抵抗との直列接続回路を用いることにより
、 歪みを小さくし、かつ面積を小さくでき集積化の効率を
上げるようにしたものである。
コンデンサとを含むサレン・キー型のＲＣアクティブフ
ィルタにおいて、 上記抵抗として、ＰチャネルＭＯＳ）ランジスタとＮチ
ャネルＭＯＳ）ランジスタの並列接続回路からなるＭＯ
Ｓ抵抗と拡散抵抗との直列接続回路を用いることにより
、 歪みを小さくし、かつ面積を小さくでき集積化の効率を
上げるようにしたものである。
従来、半導体集積回路において、帯域制限を行うＲＣア
クティブフィルタとしては、−例として第２図に示すサ
レン・キー（Ｓａｌｌｅｎ−Ｋｅｙ）型の２次の低域通
過フィルタがある。本従来例は、一端を入力端子１に接
続し他端を接続点３に接続した抵抗２と、一端を接続点
３に接続し他端を接続点６に接続した抵抗４と、一端を
接続点６に接続し他端を接地電位に接続したコンデンサ
５と、正相人を接続点６に接続し逆相入力および出力を
出力端子９に接続した演算増幅器８と、一端を接続点３
に接続し他端を出力端子９に接続したコンデンサ７とを
含んでいる。そして抵抗２および４としては拡散抵抗を
用いている。
クティブフィルタとしては、−例として第２図に示すサ
レン・キー（Ｓａｌｌｅｎ−Ｋｅｙ）型の２次の低域通
過フィルタがある。本従来例は、一端を入力端子１に接
続し他端を接続点３に接続した抵抗２と、一端を接続点
３に接続し他端を接続点６に接続した抵抗４と、一端を
接続点６に接続し他端を接地電位に接続したコンデンサ
５と、正相人を接続点６に接続し逆相入力および出力を
出力端子９に接続した演算増幅器８と、一端を接続点３
に接続し他端を出力端子９に接続したコンデンサ７とを
含んでいる。そして抵抗２および４としては拡散抵抗を
用いている。
第３図は、従来のＲＣアクティブフィルタの他の一例を
示す回路図である。本従来例は第１図に示す回路で抵抗
２および４として拡散抵抗の代わりにＭＯＳ抵抗１２お
よび１５を用いたものである。
示す回路図である。本従来例は第１図に示す回路で抵抗
２および４として拡散抵抗の代わりにＭＯＳ抵抗１２お
よび１５を用いたものである。
ここで、ＭＯＳ抵抗１２はＮチャネルＭＯＳトランジス
タ１０とＰチャネルＭＯＳトランジスタ１１との並列接
続回路からなり、ＭＯＳ抵抗１５はＮチャネルＭＯＳ）
ランジスタ１３とＰチャネルＭＯＳ）ランジスタ１４と
の並列接続回路からなっている。
タ１０とＰチャネルＭＯＳトランジスタ１１との並列接
続回路からなり、ＭＯＳ抵抗１５はＮチャネルＭＯＳ）
ランジスタ１３とＰチャネルＭＯＳ）ランジスタ１４と
の並列接続回路からなっている。
上述の従来のＲＣアクティブフィルタでは、抵抗として
拡散抵抗やＭＯＳ抵抗を用いているが、抵抗として拡散
抵抗を用いる場合には、遮断周波数が低い周波数の場合
のように高抵抗が必要とされる場合、抵抗の占める面積
が抵抗値に比例して広がり、集積化の効率が低下する欠
点がある。
拡散抵抗やＭＯＳ抵抗を用いているが、抵抗として拡散
抵抗を用いる場合には、遮断周波数が低い周波数の場合
のように高抵抗が必要とされる場合、抵抗の占める面積
が抵抗値に比例して広がり、集積化の効率が低下する欠
点がある。
一方、ＭＯＳ抵抗を用いた場合にはこの欠点を解消する
ことができるが、ＭＯＳ抵抗は、その対抗値にソース・
ドレイン電圧依存性をもつため信号が歪む欠点がある。
ことができるが、ＭＯＳ抵抗は、その対抗値にソース・
ドレイン電圧依存性をもつため信号が歪む欠点がある。
次にその理由を説明する。
ＭＯＳトランジスタの電圧と電流の関係式が入力端子１
および接続点３の電圧を■、およびｖ２とし、Ｎチャネ
ルＭＯＳ）ランジスタ１０のゲートに正電源電圧ＶＤが
加えられ、ＰチャネルＭＯＳトランジスタ１１のゲート
電圧に負電源電圧−■。
および接続点３の電圧を■、およびｖ２とし、Ｎチャネ
ルＭＯＳ）ランジスタ１０のゲートに正電源電圧ＶＤが
加えられ、ＰチャネルＭＯＳトランジスタ１１のゲート
電圧に負電源電圧−■。
が印加された場合、入力端子１と接続点３間に流れる電
流Ｉは、 ３ αい Ｌｐ 〔γ７（（ごＶ、＋Ｖ、、−２φ、、、） ３／Ｚ（Ｖ
２＋Ｖ１１．、２φＦｎ） ３／２ ）＋ｒ、（（−Ｖ
、＋ＶｌｌＦ−２φ、ｐ）３／２（Ｖ２＋Ｖ、、 ２
φｒｐ）””） ） −＋１）ただし、 μｈ Ｃｏｘ でＮチャネルＭＯＳＩ−ランジスタ１０のゲート幅ｗ１
、ゲート長Ｌｌｌ、スレッショルド電圧ｖ７７と、Ｐチ
ャネルＭＯＳ）ランジスタ１１のゲート幅Ｗｐ１ゲート
長り、スレッショルド電圧■ＴＰをり、１ αＰ
Ｌｐ ｖ７．％＝ Ｖｔｐ ＝ Ｖｙ となるように選んである。またＣｏｘは半導体のゲート
酸化膜の容量で、μ７、■い、φ１、γ７はそれぞれＮ
チャネルＭＯＳ）ランジスタ１ｏのキャリアの移動度、
基板電圧、フェルミ準位、バイアス効果定数で、μｐ、
Ｖｌｐ、φＦ２、γ２は、ＰチャネルＭＯＳ）ランジス
タ１１のキャリアの移動度、基板電圧、フェルミ準位、
バイアス効果定数である。
流Ｉは、 ３ αい Ｌｐ 〔γ７（（ごＶ、＋Ｖ、、−２φ、、、） ３／Ｚ（Ｖ
２＋Ｖ１１．、２φＦｎ） ３／２ ）＋ｒ、（（−Ｖ
、＋ＶｌｌＦ−２φ、ｐ）３／２（Ｖ２＋Ｖ、、 ２
φｒｐ）””） ） −＋１）ただし、 μｈ Ｃｏｘ でＮチャネルＭＯＳＩ−ランジスタ１０のゲート幅ｗ１
、ゲート長Ｌｌｌ、スレッショルド電圧ｖ７７と、Ｐチ
ャネルＭＯＳ）ランジスタ１１のゲート幅Ｗｐ１ゲート
長り、スレッショルド電圧■ＴＰをり、１ αＰ
Ｌｐ ｖ７．％＝ Ｖｔｐ ＝ Ｖｙ となるように選んである。またＣｏｘは半導体のゲート
酸化膜の容量で、μ７、■い、φ１、γ７はそれぞれＮ
チャネルＭＯＳ）ランジスタ１ｏのキャリアの移動度、
基板電圧、フェルミ準位、バイアス効果定数で、μｐ、
Ｖｌｐ、φＦ２、γ２は、ＰチャネルＭＯＳ）ランジス
タ１１のキャリアの移動度、基板電圧、フェルミ準位、
バイアス効果定数である。
（１）式において第１項はＶ、−Ｖ２と電流が比例関係
にあるが、第２項が歪の要因として残る。この第２項は
ｌｖ＋ｖｚｌ依存性をもち、ｌｖ＋−■２１が大きいほ
ど第２項の絶対値が大きくなり歪も大きくなる。
にあるが、第２項が歪の要因として残る。この第２項は
ｌｖ＋ｖｚｌ依存性をもち、ｌｖ＋−■２１が大きいほ
ど第２項の絶対値が大きくなり歪も大きくなる。
本発明の目的は、上記の欠点を除去することにより、歪
が小さくてかつ面積を小さくでき集積化の効率を上げる
ことのできるＲＣアクティブフィルタを提供することに
ある。
が小さくてかつ面積を小さくでき集積化の効率を上げる
ことのできるＲＣアクティブフィルタを提供することに
ある。
本発明は、ゲートを正電源に接続しドレインを入力端子
に接続しソースを第一の接続点に接続した第一のＮチャ
ネルＭＯＳ）ランジスタおよびゲートを負電源に接続し
ソースを上記入力端子に接続しドレインを上記第一の接
続点に接続した第一のＰチャネルＭＯＳ）ランジスタか
らなる第一のＭＯＳ抵抗と、ゲートを正電源に接続しド
レインを上記第一の接続点に接続しソースを第二の接続
点に接続した第二のＮチャネルＭＯＳトランジスタおよ
びゲートを負電源に接続しソースを上記第一の接続点に
接続しドレインを上記第二の接続点に接続した第二のＰ
チャネルＭＯＳトランジスタからなる第二のＭＯＳ抵抗
と、正相入力を上記第二の接続点に接続し逆相入力およ
び出力を出力端子に接続した演算増幅器と、一端を上記
第二の接続点に接続し他端を接地電位に接続した第一の
コンデンサと、一端を上記第一の接続点に接続し他端を
上記出力端子に接続した第二のコンデンサとを含むＲＣ
アクティブフィルタにおいて、上記第一のＭＯＳ抵抗と
直列に第一の抵抗を接続し、上記第二のＭＯＳ抵抗と直
列に第二の抵抗を接続したことを特徴とする。
に接続しソースを第一の接続点に接続した第一のＮチャ
ネルＭＯＳ）ランジスタおよびゲートを負電源に接続し
ソースを上記入力端子に接続しドレインを上記第一の接
続点に接続した第一のＰチャネルＭＯＳ）ランジスタか
らなる第一のＭＯＳ抵抗と、ゲートを正電源に接続しド
レインを上記第一の接続点に接続しソースを第二の接続
点に接続した第二のＮチャネルＭＯＳトランジスタおよ
びゲートを負電源に接続しソースを上記第一の接続点に
接続しドレインを上記第二の接続点に接続した第二のＰ
チャネルＭＯＳトランジスタからなる第二のＭＯＳ抵抗
と、正相入力を上記第二の接続点に接続し逆相入力およ
び出力を出力端子に接続した演算増幅器と、一端を上記
第二の接続点に接続し他端を接地電位に接続した第一の
コンデンサと、一端を上記第一の接続点に接続し他端を
上記出力端子に接続した第二のコンデンサとを含むＲＣ
アクティブフィルタにおいて、上記第一のＭＯＳ抵抗と
直列に第一の抵抗を接続し、上記第二のＭＯＳ抵抗と直
列に第二の抵抗を接続したことを特徴とする。
また、本発明は、第一および第二の抵抗は拡散抵抗であ
ることが好ましい。
ることが好ましい。
抵抗が、抵抗とＭＯＳ抵抗との直列接続回路からなって
いるので、ＭＯＳ抵抗の両端にかかる電圧はそれぞれの
抵抗値に従って分圧されるので、従来列のＭＯＳ抵抗単
独の場合に比べて小さくなり、それに従って歪みも小さ
くなる。
いるので、ＭＯＳ抵抗の両端にかかる電圧はそれぞれの
抵抗値に従って分圧されるので、従来列のＭＯＳ抵抗単
独の場合に比べて小さくなり、それに従って歪みも小さ
くなる。
一方、抵抗として拡散抵抗を用いた場合の面積は、ＭＯ
Ｓ抵抗は拡散抵抗に比べて抵抗値が高いので拡散抵抗と
しては上記歪みの改善度に対応した値まで小さくするこ
とができ、従来例の拡散抵抗単独の場合に比べて抵抗と
しての面積を小さくできる。
Ｓ抵抗は拡散抵抗に比べて抵抗値が高いので拡散抵抗と
しては上記歪みの改善度に対応した値まで小さくするこ
とができ、従来例の拡散抵抗単独の場合に比べて抵抗と
しての面積を小さくできる。
従って、歪みを小さくしかつ面積を小さくして集積化の
効率を上げることが可能となる。
効率を上げることが可能となる。
以下、本発明の実施例について図面を参照して説明する
。
。
第１図は本発明の一実施例を示す回路図である。
本実施例は、一端を入力端子に接続し他端を接続点１８
に接続した第一の抵抗１６と、ゲートを正電源■。に接
続しドレインを接続点１８に接続しソースを第一の接続
点３に接続した第一のＮチャネルＭＯＳトランジスタ１
０と、ゲートを負電源■、に接続しソースを接続点１８
に接続しドレインを接続点３に接続した第一のＰチャネ
ルＭＯＳ）ランジスタ１１と、ゲートを正電源■。に接
続しドレインを接続点３に接続しソースを接続点１９に
接続した第二のＮチャネルＭＯＳ）ランジスタ１３と、
ゲートを負電源Ｖ３に接続しソースを接続点３に接続し
ドレインを接続点１９に接続した第二のＰチャネルＭＯ
ＳＩ−ランジスタ１４と、一端を接続点１９に接続し他
端を接続点６に接続した第二の抵抗１７と、正相入力を
接続点６に接続し逆相入力および出力を出力端子９に接
続した演算増幅器８と、一端を接続点６に接続し他端を
接地電位に接続した第一のコンデンサ５と、一端を接続
点３に接続し他端を出力端子９に接続した第二のコンデ
ンサ７とを含んでいる。
に接続した第一の抵抗１６と、ゲートを正電源■。に接
続しドレインを接続点１８に接続しソースを第一の接続
点３に接続した第一のＮチャネルＭＯＳトランジスタ１
０と、ゲートを負電源■、に接続しソースを接続点１８
に接続しドレインを接続点３に接続した第一のＰチャネ
ルＭＯＳ）ランジスタ１１と、ゲートを正電源■。に接
続しドレインを接続点３に接続しソースを接続点１９に
接続した第二のＮチャネルＭＯＳ）ランジスタ１３と、
ゲートを負電源Ｖ３に接続しソースを接続点３に接続し
ドレインを接続点１９に接続した第二のＰチャネルＭＯ
ＳＩ−ランジスタ１４と、一端を接続点１９に接続し他
端を接続点６に接続した第二の抵抗１７と、正相入力を
接続点６に接続し逆相入力および出力を出力端子９に接
続した演算増幅器８と、一端を接続点６に接続し他端を
接地電位に接続した第一のコンデンサ５と、一端を接続
点３に接続し他端を出力端子９に接続した第二のコンデ
ンサ７とを含んでいる。
ここで、ＮチャネルＭＯＳ）ランジスタ１０と、Ｐチャ
ネルＭＯＳ）ランジスタ１１とでＭＯＳ抵抗１２を構成
し、ＮチャネルＭＯＳ）ランジスタ１３とＰチャネルＭ
ＯＳ）ランジスタ１４とでＭＯＳ抵抗１５を構成する。
ネルＭＯＳ）ランジスタ１１とでＭＯＳ抵抗１２を構成
し、ＮチャネルＭＯＳ）ランジスタ１３とＰチャネルＭ
ＯＳ）ランジスタ１４とでＭＯＳ抵抗１５を構成する。
また抵抗１６および１７は拡散抵抗である。
本発明の特徴は、第１図において抵抗１６および１７を
接続し、ＲＣアクティブフィルタを構成する抵抗として
ＭＯＳ抵抗と拡散抵抗との直列接続抵抗を用いるように
したことにある。
接続し、ＲＣアクティブフィルタを構成する抵抗として
ＭＯＳ抵抗と拡散抵抗との直列接続抵抗を用いるように
したことにある。
次に、本実施例の動作について説明する。
本実施例では、ＮチャネルＭＯＳＩ−ランジスタ１０の
ゲートが正電源■。に接続され、ＰチャネルＭＯＳ）ラ
ンジスタ１１のゲートが負電源Ｖ、に接続されているの
で、ＮチャネルＭｏＳトランジスタ１０およびＰチャネ
ルＭＯＳ）ランジスタ１１の両方が常にオン状態でＭＯ
Ｓ抵抗として使用している。入力端子１、接続点１８お
よび接続点３の電圧をそれぞれｖ、 Ｓｖ、 、および
ｖ２とし、抵抗１６の抵抗値をＲ，、ＭＯＳ抵抗１２の
抵抗値をＲ２とすると Ｒ１＋Ｒ２ −・−・−・−（２） となり、第３図の従来例のようにＭＯＳ抵抗１２だけで
構成した場合に比べＭＯＳ抵抗１２の両端の電圧が Ｒ。
ゲートが正電源■。に接続され、ＰチャネルＭＯＳ）ラ
ンジスタ１１のゲートが負電源Ｖ、に接続されているの
で、ＮチャネルＭｏＳトランジスタ１０およびＰチャネ
ルＭＯＳ）ランジスタ１１の両方が常にオン状態でＭＯ
Ｓ抵抗として使用している。入力端子１、接続点１８お
よび接続点３の電圧をそれぞれｖ、 Ｓｖ、 、および
ｖ２とし、抵抗１６の抵抗値をＲ，、ＭＯＳ抵抗１２の
抵抗値をＲ２とすると Ｒ１＋Ｒ２ −・−・−・−（２） となり、第３図の従来例のようにＭＯＳ抵抗１２だけで
構成した場合に比べＭＯＳ抵抗１２の両端の電圧が Ｒ。
Ｒ１＋Ｒ。
倍になる結果小さくなる。すなわち、ＭＯＳ抵抗１２に
よる歪が減少する。これはＭＯＳ抵抗１５についても同
様である。また、面積もＭＯＳ抵抗は拡散抵抗に比べ小
さいので、第２図の従来例のように拡散抵抗だけで構成
した場合に比べ約Ｉ ＲＩ＋Ｒ２ 程度に小さくなる。
よる歪が減少する。これはＭＯＳ抵抗１５についても同
様である。また、面積もＭＯＳ抵抗は拡散抵抗に比べ小
さいので、第２図の従来例のように拡散抵抗だけで構成
した場合に比べ約Ｉ ＲＩ＋Ｒ２ 程度に小さくなる。
以上説明したように、本発明は、拡散抵抗とＭＯＳ抵抗
を直列に接続した抵抗を用いることにより、歪を小さく
でき、かつ面積も小さくでき集積化の効率をあげる効果
がある。
を直列に接続した抵抗を用いることにより、歪を小さく
でき、かつ面積も小さくでき集積化の効率をあげる効果
がある。
第１図は本発明の一実施例を示す回路図。
第２図および第３図は従来例を示す回路図。
１・・・入力端子、２．４．１６．１７・・・抵抗、３
．６．１Ｂ、１９・・・接続点、５．７・・・コンデン
サ、８・・・演算増幅器、９・・・出力端子、１０．１
３・・・ＮチャネルＭＯＳトランジスタ、１１．１４・
・・ＰチャネルＭＯＳ）ランジスタ、１２．１５・・・
ＭＯＳ抵抗、ｖ８・・・正電源、■、・・・負電源。
．６．１Ｂ、１９・・・接続点、５．７・・・コンデン
サ、８・・・演算増幅器、９・・・出力端子、１０．１
３・・・ＮチャネルＭＯＳトランジスタ、１１．１４・
・・ＰチャネルＭＯＳ）ランジスタ、１２．１５・・・
ＭＯＳ抵抗、ｖ８・・・正電源、■、・・・負電源。
Claims (2)
- （１）ゲートを正電源（Ｖ＿Ｄ）に接続しドレインを入
力端子（１）に接続しソースを第一の接続点（３）に接
続した第一のＮチャネルＭＯＳトランジスタ（１０）お
よびゲートを負電源（Ｖ＿Ｓ）に接続しソースを上記入
力端子に接続しドレインを上記第一の接続点に接続した
第一のＰチャネルＭＯＳトランジスタ（１１）からなる
第一のＭＯＳ抵抗（１２）と、ゲートを正電源に接続し
ドレインを上記第一の接続点に接続しソースを第二の接
続点（６）に接続した第二のＮチャネルＭＯＳトランジ
スタ（１３）およびゲートを負電源に接続しソースを上
記第一の接続点に接続しドレインを上記第二の接続点に
接続した第二のＰチャネルＭＯＳトランジスタ（１４）
からなる第二のＭＯＳ抵抗（１５）と、正相入力を上記
第二の接続点に接続し逆相入力および出力を出力端子（
９）に接続した演算増幅器（８）と、一端を上記第二の
接続点に接続し他端を接地電位に接続した第一のコンデ
ンサ（５）と、一端を上記第一の接続点に接続し他端を
上記出力端子に接続した第二のコンデンサ（７）とを含
むＲＣアクティブフィルタにおいて、 上記第一のＭＯＳ抵抗と直列に第一の抵抗（１６）を接
続し、上記第二のＭＯＳ抵抗と直列に第二の抵抗（１７
）を接続した ことを特徴とするＲＣアクティブフィルタ。 - （２）第一および第二の抵抗は拡散抵抗である特許請求
の範囲第（１）項に記載のＲＣアクティブフィルタ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP20311086A JPS6359210A (ja) | 1986-08-29 | 1986-08-29 | Ｒｃアクテイブフイルタ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP20311086A JPS6359210A (ja) | 1986-08-29 | 1986-08-29 | Ｒｃアクテイブフイルタ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6359210A true JPS6359210A (ja) | 1988-03-15 |
Family
ID=16468562
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP20311086A Pending JPS6359210A (ja) | 1986-08-29 | 1986-08-29 | Ｒｃアクテイブフイルタ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6359210A (ja) |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS55116271A (en) * | 1978-09-26 | 1980-09-06 | Seiko Instr & Electronics Ltd | Battery voltage detector |
| JPS59115610A (ja) * | 1982-12-22 | 1984-07-04 | Hitachi Ltd | 半導体フイルタ回路 |
| JPS607218A (ja) * | 1983-06-24 | 1985-01-16 | Toa Denpa Kogyo Kk | 能動濾波器 |
| JPS6188549A (ja) * | 1984-10-05 | 1986-05-06 | Citizen Watch Co Ltd | 電池寿命検出回路付半導体集積回路 |
-
1986
- 1986-08-29 JP JP20311086A patent/JPS6359210A/ja active Pending
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS55116271A (en) * | 1978-09-26 | 1980-09-06 | Seiko Instr & Electronics Ltd | Battery voltage detector |
| JPS59115610A (ja) * | 1982-12-22 | 1984-07-04 | Hitachi Ltd | 半導体フイルタ回路 |
| JPS607218A (ja) * | 1983-06-24 | 1985-01-16 | Toa Denpa Kogyo Kk | 能動濾波器 |
| JPS6188549A (ja) * | 1984-10-05 | 1986-05-06 | Citizen Watch Co Ltd | 電池寿命検出回路付半導体集積回路 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4422408B2 (ja) | 負荷容量によって分割された相互コンダクタンスの一定値を維持するためのバイアス回路 | |
| JPS58187015A (ja) | スイツチト・キヤパシタ回路 | |
| JPS5855685B2 (ja) | ゾウフクカイロ | |
| JPH03158912A (ja) | ボルテージ・レギュレーター | |
| CN102291103A (zh) | 动态体偏置型c类反相器及其应用 | |
| JPS6213843B2 (ja) | ||
| US11742812B2 (en) | Output pole-compensated operational amplifier | |
| JPH0423447B2 (ja) | ||
| JPH09130164A (ja) | Ｍｏｓ基準抵抗器を備えた電圧／電流コンバータ | |
| JPS6359210A (ja) | Ｒｃアクテイブフイルタ | |
| JP2765319B2 (ja) | 定電圧回路 | |
| US6496066B2 (en) | Fully differential operational amplifier of the folded cascode type | |
| JP2003196578A (ja) | 掛け算器 | |
| CN108448893B (zh) | 一种基于占空比的动态斜坡补偿电路 | |
| JP3361605B2 (ja) | 半導体集積回路装置 | |
| JPH0618305B2 (ja) | 演算増幅回路 | |
| JP2633774B2 (ja) | アナログ・デジタル回路混在型半導体装置 | |
| JPS63283315A (ja) | 出力バッファ回路 | |
| JPH06343033A (ja) | 論理回路 | |
| JPH07154166A (ja) | 演算増幅回路 | |
| JPH04120907A (ja) | オペアンプ回路 | |
| JPH03133213A (ja) | ダイナミック型分周器 | |
| JPS60205264A (ja) | 電圧比較回路 | |
| JPH0522091A (ja) | ゼロクロス検出器 | |
| JPH04129305A (ja) | カレントミラー回路 |