JPS6360559A - 固体撮像装置 - Google Patents
固体撮像装置Info
- Publication number
- JPS6360559A JPS6360559A JP61205427A JP20542786A JPS6360559A JP S6360559 A JPS6360559 A JP S6360559A JP 61205427 A JP61205427 A JP 61205427A JP 20542786 A JP20542786 A JP 20542786A JP S6360559 A JPS6360559 A JP S6360559A
- Authority
- JP
- Japan
- Prior art keywords
- region
- gate
- drain
- conductivity type
- solid
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10F—INORGANIC SEMICONDUCTOR DEVICES SENSITIVE TO INFRARED RADIATION, LIGHT, ELECTROMAGNETIC RADIATION OF SHORTER WAVELENGTH OR CORPUSCULAR RADIATION
- H10F39/00—Integrated devices, or assemblies of multiple devices, comprising at least one element covered by group H10F30/00, e.g. radiation detectors comprising photodiode arrays
- H10F39/10—Integrated devices
- H10F39/12—Image sensors
- H10F39/196—Junction field effect transistor [JFET] image sensors; Static induction transistor [SIT] image sensors
Landscapes
- Transforming Light Signals Into Electric Signals (AREA)
- Solid State Image Pick-Up Elements (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
本発明は、感度増倍機能を有する固体撮像装置に関する
。
。
従来の技術
従来、感度増倍機能は光検出用の７オトダイオードをフ
ォトトランジスタとする事により実現している。フォト
トランジスタは、バイポーラトランジスタ（ＢＰＴ）で
も、電界効果トランジスタ（ＦＥＴ）でも実現できるが
、最近性能的にＢＰＴ。
ォトトランジスタとする事により実現している。フォト
トランジスタは、バイポーラトランジスタ（ＢＰＴ）で
も、電界効果トランジスタ（ＦＥＴ）でも実現できるが
、最近性能的にＢＰＴ。
ＦＥＴを上回る静電誘導トランジスタ（ＳＩＴ）を用い
た固体撮像装置が提案されている（例えば、特開昭５８
−１０５６７２号公報、特開昭６９−４６７８１号公報
）。ＳＩＴをフォトトランジスタに利用すると、本来の
高いＫｍ （相互コンダクタンス）により、大きな感度
増倍機能が実現する。
た固体撮像装置が提案されている（例えば、特開昭５８
−１０５６７２号公報、特開昭６９−４６７８１号公報
）。ＳＩＴをフォトトランジスタに利用すると、本来の
高いＫｍ （相互コンダクタンス）により、大きな感度
増倍機能が実現する。
更に、ＳＩＴを用いる事は低雑音化にも有利となる。す
なわち、ＳＩＴの内部抵抗をＲとすると、Ｒによって生
じる内部雑音有効起電力ｖＮは、次式で示される。
なわち、ＳＩＴの内部抵抗をＲとすると、Ｒによって生
じる内部雑音有効起電力ｖＮは、次式で示される。
・・・・・・（１）
旧し、Ｃは、Ｈの両端間の容量、これを、雑音有効電荷
ＱＮ で示すと、 ＱＨ２＝−−ｋＴｃａｒｃｔａｎ （ωＲＣ）
−−−（２）π となる。
ＱＮ で示すと、 ＱＨ２＝−−ｋＴｃａｒｃｔａｎ （ωＲＣ）
−−−（２）π となる。
ＳＩＴの場合、Ｒは実効的に雰になるので、（１）。
（２）から明らかな様に、雑音が原理的に零になり得る
もので、低雑音、高感度の撮像装置を構成するための最
適な基本素子である。
もので、低雑音、高感度の撮像装置を構成するための最
適な基本素子である。
発明が解決しようとする問題点
しかしながら、ＳＩＴは三極管でみられる様な非飽和型
の電圧、電流特性を示すため、ｇｄ （ドレインコンダ
クタンス）が犬きくなり電荷蓄積型で用いる場合にばＤ
ＤＣ（ダイナミック・ ドレイン、コンダクタンス）効
果と呼ばれる好ましくない帰還効果が生じ、ゲートの電
位障壁が変調を受け、入射光の強度により増倍率が変化
するという間顕が生じる。
の電圧、電流特性を示すため、ｇｄ （ドレインコンダ
クタンス）が犬きくなり電荷蓄積型で用いる場合にばＤ
ＤＣ（ダイナミック・ ドレイン、コンダクタンス）効
果と呼ばれる好ましくない帰還効果が生じ、ゲートの電
位障壁が変調を受け、入射光の強度により増倍率が変化
するという間顕が生じる。
本発明は、上記問題点て鑑み、ＤＤＣ効果の生じない固
体撮像装置を提供することを目的とする。
体撮像装置を提供することを目的とする。
問題点を解決するための手段
本発明は上記目的を達するため、第１導電型の半導体基
板上に形成された第２導電型で低濃度のエピタキシャル
領域表面に第２導電型高濃度のソース領域を設け、前記
ソース領域の周囲に第１導電型低濃度の光電変換のゲー
ト領域を設け、前記光電変換のゲート領域の画素分離領
域として第２導電型高濃度のドレイン領域を格子状に形
成し、前記光電変換のゲート領域が、前記ドレイン領域
に対する静電遮へい領域となる静電誘導型フォトトラン
ジスタを２次元配列した構成となっている。
板上に形成された第２導電型で低濃度のエピタキシャル
領域表面に第２導電型高濃度のソース領域を設け、前記
ソース領域の周囲に第１導電型低濃度の光電変換のゲー
ト領域を設け、前記光電変換のゲート領域の画素分離領
域として第２導電型高濃度のドレイン領域を格子状に形
成し、前記光電変換のゲート領域が、前記ドレイン領域
に対する静電遮へい領域となる静電誘導型フォトトラン
ジスタを２次元配列した構成となっている。
作用
本発明は上記した構成により、ゲート領域によって飽和
特性が実現し、ドレインコンダクタンスｇ′ｄが小さく
なり、ＤＤＣ効来がなくなり、安定な増倍機能が実現す
るものである。
特性が実現し、ドレインコンダクタンスｇ′ｄが小さく
なり、ＤＤＣ効来がなくなり、安定な増倍機能が実現す
るものである。
実施例
最初に本発明の基本原理について説明する。
まず本発明者により、非飽和型ＳＩＴの大きなｇｍを維
持したまま、理想的な飽和特性（ｇｄは小さく、従って
ＤＤＣ効果は生じない。）を実現する新しい５ＩＴ（こ
れをＩｄｅａｌ ５ａｔｕｒａｔｅｄｏｐｅｒａｔｉ
ｏｎ ｂｙ Ｉｎ５ｕｌａｔｅ ａｎｄ ５ｈｉ
ｅｌｄ ｇａｔｅｓ−３ＩＴ１略して“ｌ５１３−３
ＩＴ” と呼ぶ。）が提案されている（特願昭６０−
１４９６３０号）。
持したまま、理想的な飽和特性（ｇｄは小さく、従って
ＤＤＣ効果は生じない。）を実現する新しい５ＩＴ（こ
れをＩｄｅａｌ ５ａｔｕｒａｔｅｄｏｐｅｒａｔｉ
ｏｎ ｂｙ Ｉｎ５ｕｌａｔｅ ａｎｄ ５ｈｉ
ｅｌｄ ｇａｔｅｓ−３ＩＴ１略して“ｌ５１３−３
ＩＴ” と呼ぶ。）が提案されている（特願昭６０−
１４９６３０号）。
このｌ５ＩＳ−３ＩＴの第２ゲート（遮へいゲート）領
域を光生成した正孔の蓄積領域とし、この正孔の量に対
応してソース領域から正孔のｍ倍の電子をドレイン領域
に流すことにより信号を検出するのが本発明の基本原理
となる。
域を光生成した正孔の蓄積領域とし、この正孔の量に対
応してソース領域から正孔のｍ倍の電子をドレイン領域
に流すことにより信号を検出するのが本発明の基本原理
となる。
ここで、３“ｌ５ＩＳ−５ＩＴ ”の基本的な動作につ
いて説明する。
いて説明する。
第６図（２Ｌ）は横形に形成した“’ｌ５ＩＳ−３ＩＴ
”の上面図、同図（ｂ）はチャネル方向に沿ったＡ
−Ａ ’断面図、同図（Ｃ）はチャネルと直角な面に浴
ったＢ−Ｂ’断面図、同図（ｄ）はチャネルと直角な面
に渚っ念Ｃ−Ｃ’断面図、同図（ｅｌは等価記号あわせ
て表示した等価回路を示す。
”の上面図、同図（ｂ）はチャネル方向に沿ったＡ
−Ａ ’断面図、同図（Ｃ）はチャネルと直角な面に浴
ったＢ−Ｂ’断面図、同図（ｄ）はチャネルと直角な面
に渚っ念Ｃ−Ｃ’断面図、同図（ｅｌは等価記号あわせ
て表示した等価回路を示す。
第６図において、Ｐ基板６ｏ１（不純物密度Ｎ＝１０１
２〜１０１７Ｃ７ｒＬ−３）上に形成さｎたｎ−１−ピ
（エヒリキンヤル）に素子分離用のＰ層を形成するかＰ
基板６０１上にｎウニルを形成して、チャネル用のｎ領
域８０２（Ｎ＝１０〜１７ ＣＩｎ ）とし、このｎ領
域６０２内にソースのｎ 領域６０３（Ｎ＝１０ 〜１
０ ｃｍ ）、 ドＬ／（７の＋ ｎ 領域８０４（Ｎ＝１０ 〜１０ １ ）、遮へい
ゲート（又は第２ゲート）領域ｅｏｓ （Ｎ＝１０〜１
ｏ ｃｒＩＬ ）が形成され、制御ゲート（又は第１ゲ
ート）電極θ０６が絶縁層６０７を介して、ソース領域
近傍のチャネル上に設けられ、ソース電極６ｏ８．ドレ
イン電極６０９．！へいゲート電極６１０が絶縁層６０
７のコンタクト窓を通して、対応する領域とコンタクト
される。なお、第６図の丸印６１１は鞍部点状の電位障
壁が存在する領域を表わし、以後“固有ゲート領域６１
１”と呼称する。（真の制御ゲート動作を行なう部分で
ある。） 制御ゲート６０６が、従来の非飽和型ＳＩＴのゲートと
同様に、固有ゲート領域６１１を制御するための条件は
、 Ｔ、≦ｘｎ ・・・・・・（
３）回し、ｘｎ ：ｎ領域６０２の空乏層厚Ｔ、：ｎエ
ピの厚み又はｎウェルの深さ又は、 但し、Ｙｎｏ ：制御ゲート電極６０６から離れたチャ
ネルの空乏層厚 が成立つことである。
２〜１０１７Ｃ７ｒＬ−３）上に形成さｎたｎ−１−ピ
（エヒリキンヤル）に素子分離用のＰ層を形成するかＰ
基板６０１上にｎウニルを形成して、チャネル用のｎ領
域８０２（Ｎ＝１０〜１７ ＣＩｎ ）とし、このｎ領
域６０２内にソースのｎ 領域６０３（Ｎ＝１０ 〜１
０ ｃｍ ）、 ドＬ／（７の＋ ｎ 領域８０４（Ｎ＝１０ 〜１０ １ ）、遮へい
ゲート（又は第２ゲート）領域ｅｏｓ （Ｎ＝１０〜１
ｏ ｃｒＩＬ ）が形成され、制御ゲート（又は第１ゲ
ート）電極θ０６が絶縁層６０７を介して、ソース領域
近傍のチャネル上に設けられ、ソース電極６ｏ８．ドレ
イン電極６０９．！へいゲート電極６１０が絶縁層６０
７のコンタクト窓を通して、対応する領域とコンタクト
される。なお、第６図の丸印６１１は鞍部点状の電位障
壁が存在する領域を表わし、以後“固有ゲート領域６１
１”と呼称する。（真の制御ゲート動作を行なう部分で
ある。） 制御ゲート６０６が、従来の非飽和型ＳＩＴのゲートと
同様に、固有ゲート領域６１１を制御するための条件は
、 Ｔ、≦ｘｎ ・・・・・・（
３）回し、ｘｎ ：ｎ領域６０２の空乏層厚Ｔ、：ｎエ
ピの厚み又はｎウェルの深さ又は、 但し、Ｙｎｏ ：制御ゲート電極６０６から離れたチャ
ネルの空乏層厚 が成立つことである。
一方、遮へいゲート領域６ｏ５ば５ ドレインのｎ＋領
域６０４の電位変動が固有ゲート領域６１１に伝達する
のを静電的に遮へいする領域である。
域６０４の電位変動が固有ゲート領域６１１に伝達する
のを静電的に遮へいする領域である。
第６図（ａ）に示す様に遮へいゲート領域６０５はチャ
ネルをはさむ様にして１対設けられている。
ネルをはさむ様にして１対設けられている。
遮へいゲート領域６０５によって決まるチャネル＠Ｗ
ｃ ２が、距離ＬＧ２．深さＤσ２にわ之って維持さｎ
るとすると、静電遮へい条件は Ｌ Ｃ２＞Ｗｃ２＞ Ｔ ｚ ＤＧ２ −−
（（３）となり、かつ、遮へいゲート領域６０６は直流
的にはドレイ／のｎ 領域６０４に対し逆バイアス状態
で用い、交流的には接地する事である。こうして、ドレ
インのｎ＋領域６０４の電位変動が固有ゲート領域６１
１の電位障壁に及ぶのは完全に遮へいされる。
ｃ ２が、距離ＬＧ２．深さＤσ２にわ之って維持さｎ
るとすると、静電遮へい条件は Ｌ Ｃ２＞Ｗｃ２＞ Ｔ ｚ ＤＧ２ −−
（（３）となり、かつ、遮へいゲート領域６０６は直流
的にはドレイ／のｎ 領域６０４に対し逆バイアス状態
で用い、交流的には接地する事である。こうして、ドレ
インのｎ＋領域６０４の電位変動が固有ゲート領域６１
１の電位障壁に及ぶのは完全に遮へいされる。
この結果、固有ゲート領域６１１の電位障壁は制御ゲー
ト電極６０６に印加された電圧の静電誘導効果だけで制
御され、しかも、遮へいゲート領域６０５の静電遮へい
効果により、ドレイン電圧には依存しないため不飽和電
流特性のＳ工Ｔの高いｇｍを維持しつつ、理想的な飽和
電流特性が得られる。
ト電極６０６に印加された電圧の静電誘導効果だけで制
御され、しかも、遮へいゲート領域６０５の静電遮へい
効果により、ドレイン電圧には依存しないため不飽和電
流特性のＳ工Ｔの高いｇｍを維持しつつ、理想的な飽和
電流特性が得られる。
なお、ムー人′線に沿ったエネルギーバンド図の熱平衡
状態を第７図（ａ）に、動作状態を第７図（ｂ）に示す
。
状態を第７図（ａ）に、動作状態を第７図（ｂ）に示す
。
以上が、′″ｒｓｒｓ−ＳＩＴ” の原理であり、この
第２ゲートを電気的にフローティングな状態にし、光生
成した正孔の蓄積領域とするものである。
第２ゲートを電気的にフローティングな状態にし、光生
成した正孔の蓄積領域とするものである。
以下本発明の実施例について図面を参照しながら説明す
る。
る。
第１図は、本発明の第１の実施例の固体撮像装置の構造
を示すものであり、第１図（ａ）は上面図、同図（ｂｌ
はＢ−８’断面図、同図（０）はＣ−Ｃ’断面図を示す
。
を示すものであり、第１図（ａ）は上面図、同図（ｂｌ
はＢ−８’断面図、同図（０）はＣ−Ｃ’断面図を示す
。
第１図において、Ｐ基板１０１（不純物密度Ｎ＝１０１
５〜１０１７Ｃ１１１−５）上にｎｘピ領域１０２（Ｎ
＝１０１２〜１０１５ｃＩｒＬ−５）が形成され、コノ
ｎエビ領域１０２表面に：ノースのｎ 領域１０３（Ｎ
＝１Ｑ１′〜１ｏ ＣＩＩＬ ）、入射光テ生成シタ正
孔を蓄積する電気的にフローティング状態で、しかもド
レイン電圧に対する静電遮へいゲートとなるＰ領域１０
４（Ｎ＝１０’Ｌ１０”Ｃ７ｒＬ’ ）、格子状に形成
した画素分離領域の役割も兼ねるドレインのｎ＋領域１
０５（Ｎ二１０１７〜１０２０Ｃｒｎ−３）。
５〜１０１７Ｃ１１１−５）上にｎｘピ領域１０２（Ｎ
＝１０１２〜１０１５ｃＩｒＬ−５）が形成され、コノ
ｎエビ領域１０２表面に：ノースのｎ 領域１０３（Ｎ
＝１Ｑ１′〜１ｏ ＣＩＩＬ ）、入射光テ生成シタ正
孔を蓄積する電気的にフローティング状態で、しかもド
レイン電圧に対する静電遮へいゲートとなるＰ領域１０
４（Ｎ＝１０’Ｌ１０”Ｃ７ｒＬ’ ）、格子状に形成
した画素分離領域の役割も兼ねるドレインのｎ＋領域１
０５（Ｎ二１０１７〜１０２０Ｃｒｎ−３）。
遮へいゲートのＰ領域１０４の正孔をリセットするため
のＰ＋領域１０６、絶縁膜１０７の上に設けられた制御
ゲート電極１０８（これは、Ｐ領域１０４とＰ＋領域１
０６との間のりセットゲートの役割も兼ねる）が形成さ
れ、ソース電％ｉ １０９、ドレイン電極１１０は絶縁
膜１０７のコンタクト窓を通してそ汁ぞれｎ＋領域１０
３＋ｎ＋領域１０５とコンタクトする。又、制御ゲート
電翫１０８は絶縁膜１０７のコンタクト窓を通してＰ＋
領域１０６とコンタクトする。
のＰ＋領域１０６、絶縁膜１０７の上に設けられた制御
ゲート電極１０８（これは、Ｐ領域１０４とＰ＋領域１
０６との間のりセットゲートの役割も兼ねる）が形成さ
れ、ソース電％ｉ １０９、ドレイン電極１１０は絶縁
膜１０７のコンタクト窓を通してそ汁ぞれｎ＋領域１０
３＋ｎ＋領域１０５とコンタクトする。又、制御ゲート
電翫１０８は絶縁膜１０７のコンタクト窓を通してＰ＋
領域１０６とコンタクトする。
第２図は、本発明の第１の実施例の固体撮像装置の構成
であり、同図（ａ）は、一画素の等価回路図で、ソース
・ ドレイン、遮へいゲート、制御ゲートに対応してＳ
・ Ｄ、 ＳＧ・ＣＧと表記し２ている。
であり、同図（ａ）は、一画素の等価回路図で、ソース
・ ドレイン、遮へいゲート、制御ゲートに対応してＳ
・ Ｄ、 ＳＧ・ＣＧと表記し２ている。
遮へいゲートＳＧのＰ領域１０４はフォトダイオード２
０１としての機能を有しており、制御ゲートＣＧとＭＯ
３ＦＥＴ２０２で、フォトダイオード２０１の電位設定
が行なわれる。
０１としての機能を有しており、制御ゲートＣＧとＭＯ
３ＦＥＴ２０２で、フォトダイオード２０１の電位設定
が行なわれる。
同図（ｂｌは、画素が２次元配列された固体撮像装置の
回路構成で、垂直走査回路２０３（第２図（Ｃ）に、垂
直走査回路２０３の出力パルスφＶが描かれている）、
水平走査回路２０４、垂直信号伝送線（ソース電極ｄｉ
） ２０６、水平信号伝送線２０６、水平ＭＯＳスイ
ッチ２Ｑ了、ドレイン’ｔｌ［２ｏ８で構成している。
回路構成で、垂直走査回路２０３（第２図（Ｃ）に、垂
直走査回路２０３の出力パルスφＶが描かれている）、
水平走査回路２０４、垂直信号伝送線（ソース電極ｄｉ
） ２０６、水平信号伝送線２０６、水平ＭＯＳスイ
ッチ２Ｑ了、ドレイン’ｔｌ［２ｏ８で構成している。
次に、第１図、第２図に示した第１の実施例の動作を第
３図を用いて説明する。第３図は、第１図ｆａ）のｃ
−ｃ ’方向のソース、ドレイン間、Ｄ−Ｄ′方向のリ
セットゲート、遮へいゲートの関係をエネルギーバンド
図で示し念ものである。
３図を用いて説明する。第３図は、第１図ｆａ）のｃ
−ｃ ’方向のソース、ドレイン間、Ｄ−Ｄ′方向のリ
セットゲート、遮へいゲートの関係をエネルギーバンド
図で示し念ものである。
第３図（ａ）は、入射光で生成した正孔が７０−ティン
グ状態のＰ領域１０４に蓄積する状態（これを゛光電変
換モードと呼称する。）に対応するエネルギーバンド図
を表わし、同図（ｂ）は、Ｐ 領域１０６と制御ゲート
電極１０８に負方向の電圧を印加して７０−ティング状
態のＰ領域１０４に蓄積された正孔をＰ 領域１０６に
排出し、同時にＰ領域１０４の電位を初期設定する状態
（これを゛′正孔リセットモード“と呼称する）に対応
するエネルギーバンド図を表わし、同図（Ｃ）は、制御
ゲート電極に正方向の電圧を印加して、フローティング
状態のＰ領域１０４に蓄積されている正孔のｍ＠の電子
をソースのｎ 領域１０３からドレインのｎ 領域１０
６に流す状態（これを“°電子リードモード″と呼称す
る）に対応するエネルギーバンド図を表わす。
グ状態のＰ領域１０４に蓄積する状態（これを゛光電変
換モードと呼称する。）に対応するエネルギーバンド図
を表わし、同図（ｂ）は、Ｐ 領域１０６と制御ゲート
電極１０８に負方向の電圧を印加して７０−ティング状
態のＰ領域１０４に蓄積された正孔をＰ 領域１０６に
排出し、同時にＰ領域１０４の電位を初期設定する状態
（これを゛′正孔リセットモード“と呼称する）に対応
するエネルギーバンド図を表わし、同図（Ｃ）は、制御
ゲート電極に正方向の電圧を印加して、フローティング
状態のＰ領域１０４に蓄積されている正孔のｍ＠の電子
をソースのｎ 領域１０３からドレインのｎ 領域１０
６に流す状態（これを“°電子リードモード″と呼称す
る）に対応するエネルギーバンド図を表わす。
第２図（ｂ）に従って、垂直走査回路２０３から制＋
御ゲート１ｏ８及びＰ 領域１０６に印加されるパルス
φ７は、水平帰線期間で、最初に正方向に振ｇ Ｖ Ｉ
Ｉ Ｒのパルスを生じ、”電子リード区間″に入る。
φ７は、水平帰線期間で、最初に正方向に振ｇ Ｖ Ｉ
Ｉ Ｒのパルスを生じ、”電子リード区間″に入る。
この時、第３図（Ｃ）の状態に入る。もし、入射光で生
成した正孔がＰ領域１０４に蓄積しておれば、正孔のｍ
倍の電子がソースのｎ＋領域１０３からドレイ／のｎ
領域１０５に流れる。
成した正孔がＰ領域１０４に蓄積しておれば、正孔のｍ
倍の電子がソースのｎ＋領域１０３からドレイ／のｎ
領域１０５に流れる。
これは、次の様にして理解できる。すなわち遮へいゲー
トのＰ領域１０４の容量をＣ’ＳＧ ＋ ソースのｎ
十領域１０３の容量をＣ８とし、その比をｍとなり、光
生成した正孔ＱｈがＰ領域１０４に蓄積して、電位がΔ
”ＳＧ変化すると、これに対応して、ソースのｎ領域１
０３内の電子Ｑｅが次式の関係を満たして、ドレインの
ｎ＋領域１０５へ流れる。
トのＰ領域１０４の容量をＣ’ＳＧ ＋ ソースのｎ
十領域１０３の容量をＣ８とし、その比をｍとなり、光
生成した正孔ＱｈがＰ領域１０４に蓄積して、電位がΔ
”ＳＧ変化すると、これに対応して、ソースのｎ領域１
０３内の電子Ｑｅが次式の関係を満たして、ドレインの
ｎ＋領域１０５へ流れる。
Ｑｅ＝ＣｓΔｖｓｃ”ｍｃｓｃΔＶｓｃ＝ｍＱｈ −
−（８）Ｐ領域１０４がドレイン電圧を静電遮へいする
遮へいゲートとなっているので、（８）式が安定に実現
される。
−（８）Ｐ領域１０４がドレイン電圧を静電遮へいする
遮へいゲートとなっているので、（８）式が安定に実現
される。
この結果、ソースのｎ 領域１０３と結ばれた垂直信号
伝送線２０５の電位が増大し、水平走査回路２０４によ
り、水平ＭＯ６スイツチ２０７が１項次オンとなる時、
この電位変動が外部に読出されて信号となる。又、外部
に読出される事によって、垂直信号伝送線２０５は電子
を補給され、初期状態に復帰する。
伝送線２０５の電位が増大し、水平走査回路２０４によ
り、水平ＭＯ６スイツチ２０７が１項次オンとなる時、
この電位変動が外部に読出されて信号となる。又、外部
に読出される事によって、垂直信号伝送線２０５は電子
を補給され、初期状態に復帰する。
続いて、パルスφ７は、負方向に振幅ｖ）ＩＲのパルス
を生じ、 ′°正孔リセット区間”に入る。この時、Ｐ
領域１０４とＰ 領域１０６との間のｎエピ領域１０２
により生じる正孔に対する電位障壁３０１が消失し、第
３図（ｂ）の状態に入る。
を生じ、 ′°正孔リセット区間”に入る。この時、Ｐ
領域１０４とＰ 領域１０６との間のｎエピ領域１０２
により生じる正孔に対する電位障壁３０１が消失し、第
３図（ｂ）の状態に入る。
Ｐ領域１０４内に蓄積されていた正孔は、矢印“°工″
の様にＰ 領域１０６に排出される。上述し念°“電子
リード区間″と“正孔リセット区間″を経験した画素は
再びそれを経験するまで、第３図（ａ）の゛光電変換モ
ード″に入る。光ｈｖの入射唇より発生した正孔はＰ領
域１０４に蓄積され、電子はＰ領域１０４と接したドレ
インのｎ 領域１０５へ移動する。
の様にＰ 領域１０６に排出される。上述し念°“電子
リード区間″と“正孔リセット区間″を経験した画素は
再びそれを経験するまで、第３図（ａ）の゛光電変換モ
ード″に入る。光ｈｖの入射唇より発生した正孔はＰ領
域１０４に蓄積され、電子はＰ領域１０４と接したドレ
インのｎ 領域１０５へ移動する。
なお、以上の説明で、負方向のパルス高ＶＨＲを小さく
すれば、非破壊読出しも可能である。
すれば、非破壊読出しも可能である。
以上のように、本実施例によれば、光生成した正孔を蓄
積するＰ領域が、遮へいゲートともなるので、ソースの
ｎ十領域１０３からドレインの計領域１０６へ流れる電
子はドレイン電圧に依存しなくなり、安定な増倍機能が
得られる。
積するＰ領域が、遮へいゲートともなるので、ソースの
ｎ十領域１０３からドレインの計領域１０６へ流れる電
子はドレイン電圧に依存しなくなり、安定な増倍機能が
得られる。
第４図は、本発明の第２の実施例の固体撮像装置の構造
を示す図で、同図（ａ）はその上面図、同図（ｂ）は四
Ｂ−Ｂ’断面図である。
を示す図で、同図（ａ）はその上面図、同図（ｂ）は四
Ｂ−Ｂ’断面図である。
第４図において、Ｐ基板４０１ （Ｎ＝１０〜１０ ｃ
ｒｒＬ）上にｒｌｘピ領域４０２（Ｎ−＝１０１２〜１
０ｃｒＩＬ）か形成さｎ、このｎエピ領域４０２表面に
ソースのｎ 領域４０３（Ｎ＝１０〜１０ ＣＴＬ ）
、入射光で生成した正孔を蓄積し、しかも、ドレイン電
圧に対する静電遮へいゲートとなるＰ領域４０４（Ｎ＝
１０〜１０ ｃｍ ）格子状に形成し、画素分離領域の
役割も兼ねるドレインのｎ＋領域４０５ （Ｎ＝１０〜
１０ＣＴＬ ）が形成され、ソース電り４０９．ドレイ
ン電極４１０は、絶縁膜４０７のコンタクト窓を通して
そ八ぞｎｎ＋領域４０３．ｎ’領域４０５とコンタクト
する。さらに制御ゲート電極４０８は絶縁膜４０７上に
設けられる。
ｒｒＬ）上にｒｌｘピ領域４０２（Ｎ−＝１０１２〜１
０ｃｒＩＬ）か形成さｎ、このｎエピ領域４０２表面に
ソースのｎ 領域４０３（Ｎ＝１０〜１０ ＣＴＬ ）
、入射光で生成した正孔を蓄積し、しかも、ドレイン電
圧に対する静電遮へいゲートとなるＰ領域４０４（Ｎ＝
１０〜１０ ｃｍ ）格子状に形成し、画素分離領域の
役割も兼ねるドレインのｎ＋領域４０５ （Ｎ＝１０〜
１０ＣＴＬ ）が形成され、ソース電り４０９．ドレイ
ン電極４１０は、絶縁膜４０７のコンタクト窓を通して
そ八ぞｎｎ＋領域４０３．ｎ’領域４０５とコンタクト
する。さらに制御ゲート電極４０８は絶縁膜４０７上に
設けられる。
第５図は、第２の実施例の固体撮像装置の構成を示し、
同図（ａ）は一画素の等価回路図で、ソース。
同図（ａ）は一画素の等価回路図で、ソース。
ドレイン、遮へいゲート、ＩＩＩ御ゲートに対応してＳ
、Ｄ、ＳＧ、ＣＧと表記している。ｐｎｐバイポーラト
ランジスタ５０１は、Ｐ基板４０１．ｎエビ４０２、Ｐ
領域４０４で構成されている。この１）ｎり ）ランジ
スタ５０１により、Ｐ領域４０４内に蓄積された正孔を
Ｐ基板４０１の電圧φｓｕｂを制御してＰ基板４０１に
排出する事が可能である。
、Ｄ、ＳＧ、ＣＧと表記している。ｐｎｐバイポーラト
ランジスタ５０１は、Ｐ基板４０１．ｎエビ４０２、Ｐ
領域４０４で構成されている。この１）ｎり ）ランジ
スタ５０１により、Ｐ領域４０４内に蓄積された正孔を
Ｐ基板４０１の電圧φｓｕｂを制御してＰ基板４０１に
排出する事が可能である。
具体的には、第６図に示し念ように、水平帰線期内に負
方向のパルスを有するφｓｕｂを印加すれば、第１の実
施例と同様に゛正孔リセットモート″゛が実現する。一
方、同図に示したφ７′は、水平帰線期に正方向のパル
スを有し、第１の実施例と同様に“電子リードモード２
が実現する。
方向のパルスを有するφｓｕｂを印加すれば、第１の実
施例と同様に゛正孔リセットモート″゛が実現する。一
方、同図に示したφ７′は、水平帰線期に正方向のパル
スを有し、第１の実施例と同様に“電子リードモード２
が実現する。
第１の実施例では、この２つのモードを制御ゲートで実
現していたが、本実施例では、こ？′Ｌを分離したのが
特徴で、より安定な増倍動作が可能となる。その他の動
作は第１の実施例と同様である。
現していたが、本実施例では、こ？′Ｌを分離したのが
特徴で、より安定な増倍動作が可能となる。その他の動
作は第１の実施例と同様である。
発明の効果
以上、説明した様に、本発明によれば、理想的な飽和特
性を有する”Ｉ Ｓ Ｉ Ｓ −Ｓ Ｉ Ｔ” の遮−
１いゲートを光電変換部とすることによりＤＤＣ効果の
ない安定な増倍機能が実現でき、その実用的効果は大き
い。
性を有する”Ｉ Ｓ Ｉ Ｓ −Ｓ Ｉ Ｔ” の遮−
１いゲートを光電変換部とすることによりＤＤＣ効果の
ない安定な増倍機能が実現でき、その実用的効果は大き
い。
第１図（＆）は、本発明の第１の実施例の固体撮像装置
構造を示す上面図、第１図（ｂ）は第１図（ａ）のＢ−
Ｂ’断面図、第１図（ｃ）は第１図（ａ） ノＣ−Ｃ’
断面図、第２図ｆａ）は本発明の第１の実施例の構成を
・の基本動作に対する光電変換モード対応のエネルギー
バンド図、第３図（ｂ）は同正孔リセットモード対応の
エネルギーバンド図、第３図（０は同電子リードモード
対応のエネルギーバンド図、第４図（ａ）は本発明の第
２の実施例の構造を示す上面図、第４図（ｂ）は第４図
（ａｌのＢ −Ｂ ’断面図、第６図（＆）は本発明の
第２の実施例の構成を示す１画素の等価回路図、第５図
（ｂ）は固体撮像装置の回路図、第５図（Ｃ）は各部の
動作を示す波形図、第６図体）は、飽和型特性を有する
ｌ５ＩＳ−３ＩＴの構造を示す上面図、第６図（ｂ）は
第６図（ａ）の人−人′断面図、第６図（Ｃ）は第６図
Ｆａ）のＢ −Ｂ ’断面図、第６図ｆｄ）は第６図（
＆）のｃ−ｃ’断面図、第６図（ｅ）は同等価回路図、
第７図（ａ）は、ｌ５ＩＳ−３ＩＴ の熱平衡状態に対
応したエネルギーバンド′図、第７図（ｂｌは、動作状
態に対応したエネルギーバンド図である。 １０１・・・・・・Ｐ基板、１０２・・・・・・ｎエピ
領域、１０３・・・・・・ｎ 領域、１０４・・・・・
・Ｐ領域、１０５・・・・・・ｎ 領域、１０６・・・
・・・Ｐ 領域、１ｏ７・川・・絶縁膜、１０８・・・
・・・制御ゲート電極、１０９・・・・・・ソース電極
、１１０・・・・・・ドレイン電極。 代理人の氏名 弁理士 中 尾 敏 男 ほか１名第２
図 第３図 第 ３ 図 ＜Ｃ） 第 ４ 図 ４θｌ 水千フ昂３象冥呵間
構造を示す上面図、第１図（ｂ）は第１図（ａ）のＢ−
Ｂ’断面図、第１図（ｃ）は第１図（ａ） ノＣ−Ｃ’
断面図、第２図ｆａ）は本発明の第１の実施例の構成を
・の基本動作に対する光電変換モード対応のエネルギー
バンド図、第３図（ｂ）は同正孔リセットモード対応の
エネルギーバンド図、第３図（０は同電子リードモード
対応のエネルギーバンド図、第４図（ａ）は本発明の第
２の実施例の構造を示す上面図、第４図（ｂ）は第４図
（ａｌのＢ −Ｂ ’断面図、第６図（＆）は本発明の
第２の実施例の構成を示す１画素の等価回路図、第５図
（ｂ）は固体撮像装置の回路図、第５図（Ｃ）は各部の
動作を示す波形図、第６図体）は、飽和型特性を有する
ｌ５ＩＳ−３ＩＴの構造を示す上面図、第６図（ｂ）は
第６図（ａ）の人−人′断面図、第６図（Ｃ）は第６図
Ｆａ）のＢ −Ｂ ’断面図、第６図ｆｄ）は第６図（
＆）のｃ−ｃ’断面図、第６図（ｅ）は同等価回路図、
第７図（ａ）は、ｌ５ＩＳ−３ＩＴ の熱平衡状態に対
応したエネルギーバンド′図、第７図（ｂｌは、動作状
態に対応したエネルギーバンド図である。 １０１・・・・・・Ｐ基板、１０２・・・・・・ｎエピ
領域、１０３・・・・・・ｎ 領域、１０４・・・・・
・Ｐ領域、１０５・・・・・・ｎ 領域、１０６・・・
・・・Ｐ 領域、１ｏ７・川・・絶縁膜、１０８・・・
・・・制御ゲート電極、１０９・・・・・・ソース電極
、１１０・・・・・・ドレイン電極。 代理人の氏名 弁理士 中 尾 敏 男 ほか１名第２
図 第３図 第 ３ 図 ＜Ｃ） 第 ４ 図 ４θｌ 水千フ昂３象冥呵間
Claims (1)
- 第１導電型の半導体基板上に形成された第２導電型で低
濃度のエピタキシャル領域表面に第２導電型高濃度のソ
ース領域を設け、前記ソース領域の周囲に第１導電型低
濃度の光電変換のゲート領域を設け、前記光電変換のゲ
ート領域の画素分離領域として第２導電型高濃度のドレ
イン領域を格子状に形成し、前記光電変換のゲート領域
が、前記ドレイン領域に対する静電遮へい領域となる静
電誘導型フォトトランジスタを２次元配列した事を特徴
とする固体撮像装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61205427A JPS6360559A (ja) | 1986-09-01 | 1986-09-01 | 固体撮像装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61205427A JPS6360559A (ja) | 1986-09-01 | 1986-09-01 | 固体撮像装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6360559A true JPS6360559A (ja) | 1988-03-16 |
Family
ID=16506672
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61205427A Pending JPS6360559A (ja) | 1986-09-01 | 1986-09-01 | 固体撮像装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6360559A (ja) |
-
1986
- 1986-09-01 JP JP61205427A patent/JPS6360559A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0578191B2 (ja) | ||
| US4748486A (en) | Solid-state image sensor | |
| JPS59108461A (ja) | 固体撮像装置 | |
| US5477070A (en) | Drive transistor for CCD-type image sensor | |
| JPH0414543B2 (ja) | ||
| US4684968A (en) | JFET imager having light sensing inversion layer induced by insulator charge | |
| US5774182A (en) | Solid-state image sensor device with pixel array structure of interline transfer CCD image sensor | |
| JPS6360559A (ja) | 固体撮像装置 | |
| JPH10209417A (ja) | 固体放射線検出装置 | |
| JP3246062B2 (ja) | フォトセンサシステム | |
| JP2870467B2 (ja) | 電荷結合装置 | |
| JP3055610B2 (ja) | 電荷転送装置 | |
| JPS60244068A (ja) | 埋込みチヤネル電荷結合素子 | |
| JPH0760895B2 (ja) | 電荷結合素子及びその駆動方法 | |
| JP3087718B2 (ja) | 固体撮像装置 | |
| JP2611634B2 (ja) | 電荷転送素子 | |
| JPH0682823B2 (ja) | 固体撮像装置 | |
| JP2589694B2 (ja) | 電荷転送装置 | |
| JPH04130666A (ja) | 固体撮像素子 | |
| JPH0715986B2 (ja) | 固体撮像素子 | |
| JP2982258B2 (ja) | 電荷結合装置 | |
| JPS61193484A (ja) | 半導体装置 | |
| JPS6050101B2 (ja) | 固体撮像装置 | |
| JPH0525184B2 (ja) | ||
| JPS61214465A (ja) | 固体撮像装置 |